JP2001296318A - 電源電圧検出回路 - Google Patents
電源電圧検出回路Info
- Publication number
- JP2001296318A JP2001296318A JP2000113733A JP2000113733A JP2001296318A JP 2001296318 A JP2001296318 A JP 2001296318A JP 2000113733 A JP2000113733 A JP 2000113733A JP 2000113733 A JP2000113733 A JP 2000113733A JP 2001296318 A JP2001296318 A JP 2001296318A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- voltage
- detection
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
を実現した電源電圧検出回路を提供する。 【解決手段】 消費電力は大きいが高精度な基準電圧を
発生する高精度基準電圧発生回路1と,精度は劣るが低
消費電力な低電力基準電圧発生回路7の2つの基準電圧
発生回路を併用し,検出電圧値が十分高い場合に高精度
基準電圧発生回路1をパワーダウンして省電力化を図
り,高精度で低消費電力な電源電圧発生回路を提供す
る。
Description
力の電源電圧検出回路に関するものである。
向けのマイコンに搭載される回路であって、電池の寿命
の検出、バックアップモード状態で使用する場合のキャ
パシタ電源電圧検出、パワーオンリセットとしての役割
(電源投入時のイニシャライズのためのリセット信号の
発生、電源変動時のシステムの暴走を防止するリセット
信号発生)等に広く用いられている。
すブロック図であり、以下、この電源電圧検出回路の動
作説明を行う。
精度基準電圧発生回路91より発生した基準電圧92
と、電源電圧のモニターとなる検出電圧を発生する検出
電圧発生回路93より発生した検出電圧94とを、比較
回路95で比較し、該比較結果を比較出力96として出
力する。
バンドギャップレファレンス回路を使用し、検出電圧発
生回路93には電源電圧分圧回路を使用する。
高くなった場合に比較出力96が出力される場合の電源
電圧、検出電圧、基準電圧、比較出力の関係を示す特性
図である。
い、検出電圧94が基準電圧92より高いと、比較出力
96がハイレベル、即ち電源電圧と同じレベルの信号と
して出力され、検出電圧94が基準電圧92より低いと
比較出力96がローレベルの信号として出力される。
に対してハイかローを検出することができる。その際、
検出電圧94と基準電圧92を常時、比較し続けたま
ま、比較出力96を出力し続けることになる。
来の電源電圧検出回路においては、電源電圧を検出する
ためには、基準電圧発生回路91と検出電圧発生回路9
3と比較回路95とは常時、動作状態になければなら
ず、その結果、常時、動作電源電流が流れてしまうとい
う課題があった。
96が出た時点で動作電流をカットするために回路を止
めてしまうという方法が考えられるが、そうすると比較
出力96も止まってしまうことになるため、この方法は
実現不可能である。
路そのものの動作電源電流を抑えなければならなくな
り、そうすると、回路が温度や素子ばらつきの影響を受
けやすくなるため、検出精度が劣化するという相反する
別の課題が発生してしまうことになる。
させることなく低消費電力を実現した電源電圧検出回路
を提供することにある。
成するために、検出電圧付近の精度のいる領域とそれ以
外の精度のいらない領域に分け、精度のいる領域では高
精度基準電圧発生回路を使用し、精度のいらない領域で
は、低消費電力の基準電圧発生回路を用いる構成と、ま
た基準電圧発生回路を間欠動作する構成にし尚かつ、精
度のいらない領域では間欠動作の周期を長くする構成を
採用している。
出回路は、高精度基準電圧発生回路で発生する第1基準
電圧と電源電圧のモニターとなる検出電圧とを比較し、
該比較結果を制御信号として出力する第1比較回路と、
低電力基準電圧発生回路で発生する第2基準電圧と電源
電圧のモニターとなる検出電圧を比較し、該比較結果を
制御信号として出力する第2比較回路を備え、前記第2
比較回路の結果で、前記高精度基準電圧発生回路の動作
を制御するものである。
高精度基準電圧発生回路を間欠動作させる発振回路を有
し、前記発振回路の発振周波数を前記低電力基準電圧発
生回路の第2基準電圧と検出電圧とを比較する第2比較
回路の結果で制御するものである。
は、間欠動作させる周波数の異なる2つのクロック発生
回路を有し、低電力基準電圧発生回路の第2基準電圧と
検出電圧とを比較する第2比較回路の結果で、前記2つ
のクロック発生回路のクロックを切り替えるものであ
る。
は、高精度基準電圧発生回路を間欠動作させ、その発振
周波数が電源電圧に反比例する発振回路を有するもので
ある。
の検出ができ、尚かつ低消費電力な電源電圧検出回路が
実現できる。
て、図面を用いて説明する。
実施形態による電源電圧検出回路の構成を示すブロック
図である。
精度基準電圧発生回路1より発生した基準電圧2と、電
源電圧に比例した電圧を発生する電源電圧モニター回路
3より発生した検出電圧4とを、比較回路5で比較し、
該比較結果を比較出力6として出力する。
生した基準電圧8と、検出電圧4とを、比較回路9で比
較し、該比較結果を比較出力10として出力する。
圧発生回路7を比較すると,高精度基準電圧発生回路1
のほうが消費電力は大きく,低消費電力基準電圧発生回
路7のほうが基準電圧の精度は低い。
1の制御信号となっており、比較出力10が“L”の場
合は高精度基準電圧回路1が動作する。一方、比較出力
10が“H”の場合は高精度基準電圧回路1がパワーダ
ウン状態となって、比較出力6には“L”が出力され
る。高精度基準電圧発生回路1ではほとんど電流は消費
されない。
動作タイミングを説明する。
るが、その電圧精度は基準電圧2よりも低いのが特徴で
ある。
は、比較結果10は“L”となり、高精度基準電圧発生
回路1が動作して比較結果6には“L”が出力される。
圧8よりも低いときは、比較結果10は“L”となり、
高精度基準電圧発生回路1が動作して比較結果6には
“H”が出力される。
は、比較結果10は“H”となり、高精度基準電圧発生
回路1はパワーダウン状態となって、比較出力6には
“H”が出力される。このとき高精度基準電圧発生回路
1はパワーダウン状態となっているため、消費電流11
はほとんど消費されない。
源電圧検出回路が実現できる。
実施形態による電源電圧検出回路の構成を示すブロック
図である。
精度基準電圧発生回路1より発生した基準電圧2と、電
源電圧に比例した電圧を発生する電源電圧モニター回路
3より発生した検知電圧4とを、比較回路5で比較し、
該比較結果を比較出力6として出力する。
た基準電圧8と、検出電圧4とを、比較回路9で比較
し、該比較結果を比較出力10として出力する。
入力され、この発振回路の発振周波数の制御信号となっ
ており、比較出力10により発振回路出力13の周波数
は変化するようになっている。比較出力10が“L”の
場合は発振回路出力13は高周波数のクロック信号とな
り,比較出力10が“H”の場合は発振回路出力13は
低周波数のクロック信号となる。
においては高精度基準電圧発生回路1および比較回路5
が動作する。一方、発振回路出力13が“L”の期間に
おいては高精度基準電圧発生回路1および比較回路5が
パワーダウン状態となる。
回路5は間欠動作するため消費電流が削減できる。
作タイミングを説明する。
るが、その電圧精度は基準電圧2よりも低いのが特徴で
ある。
は、比較結果10は“L”となり、発振回路出力13の
周波数は高くなって高精度基準電圧発生回路1と比較回
路5は短い周期で間欠動作する。
圧8よりも低いときには、比較出力10は“L”とな
り、この場合においても発振回路出力13の周波数は高
く、同様に短い周期で間欠動作をする。このとき比較出
力6は“H”となる。
ときには、比較結果10は“H”となり、発振回路出力
13の周波数は低くなり、間欠動作の周期は長くなる。
比較回路5は間欠動作により必要ない時にはパワーダウ
ン状態となるために更に消費電流11は消費されなくな
る。
源電圧検出回路が実現できる。
実施形態による電源電圧検出回路の構成を示すブロック
図である。
精度基準電圧発生回路1より発生した基準電圧2と、電
源電圧に比例した電圧を発生する電源電圧モニター回路
3より発生した検知電圧4とを、比較回路5で比較し、
該比較結果を比較出力6として出力する。
基準電圧8と、検出電圧4とを、比較回路9で比較し、
該比較結果を比較出力10として出力する。
制御信号となっており,高精度基準電圧発生回路1・比
較回路5とクロック発生回路16との接続,またはクロ
ック発生回路17との接続を制御している。
ク信号18は,クロック発生回路17の出力19よりも
高周波数の信号となっている。
電圧発生回路1・比較回路5はクロック発生回路16に
接続されて発振回路出力13の信号は高周波数となり,
一方,比較出力10が“H”の場合は高精度基準電圧発
生回路1・比較回路5はクロック発生回路17に接続さ
れて発振回路出力13は低周波数のクロック信号とな
る。
においては高精度基準電圧発生回路1および比較回路5
が動作する。一方、発振回路出力13が“L”の期間に
おいては高精度基準電圧発生回路1および比較回路5が
パワーダウン状態となる。
較回路5は間欠動作するため消費電流が削減できる。
作タイミングを説明する。
るが、その電圧精度は基準電圧2よりも低いのが特徴で
ある。
は、比較結果10は“L”となり、発振回路出力13の
周波数は高くなって高精度基準電圧発生回路1と比較回
路5は短い周期で間欠動作する。
圧8よりも低いときには、比較出力10は“L”とな
り、この場合においても発振回路出力13の周波数は高
く、同様に短い周期で間欠動作をする。このとき比較出
力6は“H”となる。
ときには、比較結果10は“H”となり、発振回路出力
13の周波数は低くなり、間欠動作の周期は長くなる。
比較回路5は間欠動作により必要ない時にはパワーダウ
ン状態となるために更に消費電流11は消費されなくな
る。
源電圧検出回路が実現できる。
実施形態による電源電圧検出回路の構成を示すブロック
図である。
精度基準電圧発生回路1より発生した基準電圧2と、電
源電圧に比例した電圧を発生する電源電圧モニター回路
3より発生した検出電圧4とを、比較回路5で比較し、
該比較結果を比較出力6として出力する。
号となっており,発振回路出力13の発振周波数14を
制御している。
検出電圧4が低いほど高周波信号となっている。
においては、高精度基準電圧発生回路1および比較回路
5が動作する。
おいては、高精度基準電圧発生回路1および比較回路5
がパワーダウン状態となる。
回路5は間欠動作するため、消費電流が削減できる。
作タイミングを説明する。
比例して,検出電圧4が低くなればなるほど発振回路発
振周波数14は高くなり,検出電圧4が高くなればなる
ほど発振回路発振周波数14は低くなって,高精度基準
電圧発生回路1と比較回路5は短い周期で間欠動作す
る。
び比較回路5は、間欠動作により必要ない時にはパワー
ダウン状態となるために、更に消費電流11は消費され
なくなる。
源電圧検出回路が実現できる。
してバンドギャップレファレンス回路を使用し、電源電
圧モニター回路3には一例として電源電圧分圧回路を使
用しても良い。
は大きいが高精度の基準電圧発生回路と,精度は低いが
低消費電力の基準電圧発生回路の相反する2つの基準電
圧発生回路を使用することで,高精度で低消費電力の電
源電圧検出回路を提供するものである。
出回路の構成を示すブロック図
の動作タイミング図
出回路の構成を示すブロック図
の動作タイミング図
出回路の構成を示すブロック図
の動作タイミング図
出回路の構成を示すブロック図
の動作タイミング図
路の動作タイミング図
Claims (6)
- 【請求項1】高精度な第1基準電圧を発生する高精度基
準電圧発生回路と、前記第1基準電圧と電源電圧のモニ
ターとなる検出電圧とを比較し、この比較結果を制御信
号として出力する第1比較回路と、低精度な第2基準電
圧を発生する低電力基準電圧発生回路と、前記第2基準
電圧と電源電圧のモニターとなる検出電圧を比較し、こ
の比較結果を制御信号として出力する第2比較回路を備
え、 前記第2比較回路の出力結果に応じて、前記高精度基準
電圧発生回路の動作を制御することを特徴とする電源電
圧検出回路。 - 【請求項2】高精度な第1基準電圧を発生する高精度基
準電圧発生回路と、前記第1基準電圧と電源電圧のモニ
ターとなる検出電圧とを比較し、この比較結果を制御信
号として出力する第1比較回路と、低精度な第2基準電
圧を発生する低電力基準電圧発生回路と、前記第2基準
電圧と電源電圧のモニターとなる検出電圧を比較し、こ
の比較結果を制御信号として出力する第2比較回路と、
前記第2比較回路の出力結果で、前記高精度基準電圧発
生回路を間欠動作させる発振周波数を制御する発振回路
を有することを特徴とする電源電圧検出回路。 - 【請求項3】高精度な第1基準電圧を発生する高精度基
準電圧発生回路と、前記第1基準電圧と電源電圧のモニ
ターとなる検出電圧とを比較し、この比較結果を制御信
号として出力する第1比較回路と、低精度な第2基準電
圧を発生する低電力基準電圧発生回路と、前記第2基準
電圧と電源電圧のモニターとなる検出電圧を比較し、こ
の比較結果を制御信号として出力する第2比較回路と、
前記高精度基準電圧発生回路を間欠動作させる2つのク
ロック発生回路を備え、 前記第2比較回路の出力結果で、前記2つのクロック発
生回路の切り替えを制御することを特徴とする電源電圧
検出回路。 - 【請求項4】基準電圧を発生する基準電圧発生回路と、
前記基準電圧と電源電圧のモニターとなる検出電圧とを
比較し、この比較結果を制御信号として出力する比較回
路と、前記基準電圧発生回路を間欠動作させ、その発振
周波数が検出電圧に反比例する発振回路を有することを
特徴とする電源電圧検出回路。 - 【請求項5】第1基準電圧を発生する第1基準電圧発生
回路と、 前記第1基準電圧と電源電圧のモニターとなる検出電圧
とを比較し、この比較結果を出力する第1比較回路と、 前記第1基準電圧と異なる第2基準電圧を発生する第2
基準電圧発生回路と、 前記第2基準電圧と電源電圧のモニターとなる検出電圧
を比較し、この比較結果を出力する第2比較回路を少な
くとも備え、 前記第2比較回路の出力結果に応じて、前記第1基準電
圧発生回路の動作を制御することを特徴とする電源電圧
検出回路。 - 【請求項6】高精度の第1基準電圧を発生する大消費電
力タイプの第1基準電圧発生手段と、低精度の第2基準
電圧を発生する小消費電力タイプの第2基準電圧発生手
段を用いる電源電圧検出方法であって、 高精度の検出が必要な検出電圧領域では前記第1基準電
圧を用い、高精度の検出が必要でない検出電圧領域では
前記第2基準電圧を用いる工程を含むことを特徴とする
電源電圧検出方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000113733A JP3578043B2 (ja) | 2000-04-14 | 2000-04-14 | 電源電圧検出回路 |
US09/820,842 US6492849B2 (en) | 2000-04-14 | 2001-03-30 | Supply voltage detection circuit |
DE60135268T DE60135268D1 (de) | 2000-04-14 | 2001-04-05 | Speisespannungsdetektorschaltung |
EP01108654A EP1148507B1 (en) | 2000-04-14 | 2001-04-05 | Supply voltage detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000113733A JP3578043B2 (ja) | 2000-04-14 | 2000-04-14 | 電源電圧検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001296318A true JP2001296318A (ja) | 2001-10-26 |
JP3578043B2 JP3578043B2 (ja) | 2004-10-20 |
Family
ID=18625650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000113733A Expired - Fee Related JP3578043B2 (ja) | 2000-04-14 | 2000-04-14 | 電源電圧検出回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6492849B2 (ja) |
EP (1) | EP1148507B1 (ja) |
JP (1) | JP3578043B2 (ja) |
DE (1) | DE60135268D1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002296306A (ja) * | 2001-03-30 | 2002-10-09 | Seiko Instruments Inc | 電圧検出回路 |
WO2015029330A1 (ja) * | 2013-08-26 | 2015-03-05 | 株式会社デンソー | 電子制御装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW587366B (en) * | 2003-03-25 | 2004-05-11 | Realtek Semiconductor Corp | Internal power-on reset circuit and method for low-voltage chip |
US7349190B1 (en) | 2003-12-22 | 2008-03-25 | Cypress Semiconductor Corp. | Resistor-less accurate low voltage detect circuit and method for detecting a low voltage condition |
JP4033472B2 (ja) * | 2004-02-23 | 2008-01-16 | ローム株式会社 | 電圧検出回路及びそれを用いたバッテリ装置 |
JP4925630B2 (ja) * | 2005-09-06 | 2012-05-09 | 株式会社アドバンテスト | 試験装置および試験方法 |
CN101604282B (zh) * | 2008-06-13 | 2012-08-29 | 鸿富锦精密工业(深圳)有限公司 | 电压侦测报警装置 |
KR101539052B1 (ko) * | 2009-03-24 | 2015-07-29 | 페어차일드코리아반도체 주식회사 | 저전압 및 과전압 검출 회로 및 그 구동 방법 |
CN103033768A (zh) * | 2011-09-30 | 2013-04-10 | 鸿富锦精密工业(深圳)有限公司 | 电源测试系统 |
JP6903398B2 (ja) * | 2016-01-27 | 2021-07-14 | 三菱電機株式会社 | 駆動装置および液晶表示装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3319308A1 (de) | 1983-05-27 | 1984-11-29 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum ueberwachen einer betriebsspannung |
US5440254A (en) * | 1992-10-20 | 1995-08-08 | Exar Corporation | Accurate low voltage detect circuit |
JPH07288714A (ja) | 1994-03-31 | 1995-10-31 | Hewlett Packard Co <Hp> | 高速同期分離システム及び方法 |
GB9423046D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | A voltage reference circuit |
KR0183704B1 (ko) | 1994-12-19 | 1999-04-15 | 김광호 | 디지탈 기록/재생시스템에 있어서 데이타 검출방법 및 장치 |
KR0142970B1 (ko) * | 1995-06-24 | 1998-08-17 | 김광호 | 반도체 메모리 장치의 기준전압 발생회로 |
US5610576A (en) | 1995-10-24 | 1997-03-11 | Lite-On Automotive Corporation | Control device for permitting two-stage operation of an alarm system |
FR2749939B1 (fr) * | 1996-06-13 | 1998-07-31 | Sgs Thomson Microelectronics | Detecteur de gamme de tension d'alimentation dans un circuit integre |
KR100237623B1 (ko) | 1996-10-24 | 2000-01-15 | 김영환 | 기준 전압 회로의 전류 감지 스타트 업 회로 |
JPH10288634A (ja) | 1997-04-16 | 1998-10-27 | Nec Ic Microcomput Syst Ltd | 電源電圧検出回路 |
KR100301368B1 (ko) * | 1998-06-12 | 2001-10-27 | 윤종용 | 파워온리셋회로 |
-
2000
- 2000-04-14 JP JP2000113733A patent/JP3578043B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-30 US US09/820,842 patent/US6492849B2/en not_active Expired - Lifetime
- 2001-04-05 EP EP01108654A patent/EP1148507B1/en not_active Expired - Lifetime
- 2001-04-05 DE DE60135268T patent/DE60135268D1/de not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002296306A (ja) * | 2001-03-30 | 2002-10-09 | Seiko Instruments Inc | 電圧検出回路 |
JP4497742B2 (ja) * | 2001-03-30 | 2010-07-07 | セイコーインスツル株式会社 | 電圧検出回路 |
WO2015029330A1 (ja) * | 2013-08-26 | 2015-03-05 | 株式会社デンソー | 電子制御装置 |
JP2015042526A (ja) * | 2013-08-26 | 2015-03-05 | 株式会社デンソー | 電子制御装置 |
US10040411B2 (en) | 2013-08-26 | 2018-08-07 | Denso Corporation | Electronic control unit |
Also Published As
Publication number | Publication date |
---|---|
US20010030558A1 (en) | 2001-10-18 |
EP1148507A2 (en) | 2001-10-24 |
DE60135268D1 (de) | 2008-09-25 |
US6492849B2 (en) | 2002-12-10 |
EP1148507A3 (en) | 2002-07-10 |
EP1148507B1 (en) | 2008-08-13 |
JP3578043B2 (ja) | 2004-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6407571B1 (en) | Voltage detecting circuit for a power system | |
US6815935B2 (en) | Power supply | |
JP2001296318A (ja) | 電源電圧検出回路 | |
US6501342B2 (en) | Power-conserving external clock for use with a clock-dependent integrated circuit | |
US9075613B2 (en) | Low power consumption circuit and method for reducing power consumption | |
KR100433532B1 (ko) | 전원 관리 장치 및 방법 | |
US7184798B1 (en) | Power conservation system and method | |
CN106325461B (zh) | 一种信息处理方法及电子设备 | |
US7088164B2 (en) | Semiconductor integrated circuit device and electronic appliance with power control | |
US20040263271A1 (en) | Control circuit and method for crystal oscillator circuitry | |
JP5509132B2 (ja) | 電磁流量計 | |
KR0121738B1 (ko) | 초절전 회로 | |
JPH10271693A (ja) | リモートコントローラの電池消耗表示制御装置 | |
JP2000356655A (ja) | 電圧検出回路 | |
JP2009026126A (ja) | 半導体装置 | |
KR0137425Y1 (ko) | 절전형 마이크장치 | |
KR20020018334A (ko) | 듀얼클럭으로 작동하는 전자레인지 | |
JP2515152B2 (ja) | 電子回路 | |
JP2002078235A (ja) | 停電検出装置 | |
JP2005128858A (ja) | 接点入力型通信装置 | |
JPH0574136A (ja) | メモリーカード | |
JPH11351917A (ja) | 携帯用記録計 | |
JPH03204709A (ja) | 電源電圧監視ic | |
JPH05183958A (ja) | 接点入力検出装置 | |
KR20030048673A (ko) | 휴대용 컴퓨터 및 그 제어방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |