JP3359613B2 - 電圧検出回路および電圧検出方法 - Google Patents
電圧検出回路および電圧検出方法Info
- Publication number
- JP3359613B2 JP3359613B2 JP2000102885A JP2000102885A JP3359613B2 JP 3359613 B2 JP3359613 B2 JP 3359613B2 JP 2000102885 A JP2000102885 A JP 2000102885A JP 2000102885 A JP2000102885 A JP 2000102885A JP 3359613 B2 JP3359613 B2 JP 3359613B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- detection
- comparison
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Landscapes
- Power Conversion In General (AREA)
- Dram (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば電源電圧検
出回路などの、電圧の状態を検出するための電圧検出回
路に関する。
出回路などの、電圧の状態を検出するための電圧検出回
路に関する。
【０００２】
【従来の技術】電源電圧検出回路は、主に携帯機器向け
のマイコンに搭載される回路であって、電池の寿命の検
出、またはバックアップモード状態で使用する場合のキ
ャパシタ電源電圧の検出などに広く用いられている。さ
らに、電源電圧検出回路は、電源投入時のイニシャライ
ズのためのリセット信号の発生、あるいは電源変動時の
システムの暴走を防止するリセット信号の発生などの、
パワーオンリセットとしての役割も果たせる。
のマイコンに搭載される回路であって、電池の寿命の検
出、またはバックアップモード状態で使用する場合のキ
ャパシタ電源電圧の検出などに広く用いられている。さ
らに、電源電圧検出回路は、電源投入時のイニシャライ
ズのためのリセット信号の発生、あるいは電源変動時の
システムの暴走を防止するリセット信号の発生などの、
パワーオンリセットとしての役割も果たせる。
【０００３】図１を参照しながら、従来の電源電圧検出
回路１０の構成および動作を説明する。電源電圧検出回
路１０は、検出電圧発生回路１１、基準電圧発生回路１
２および比較回路１３を有する。検出電圧発生回路１１
は電源電圧のモニターとなる検出電圧１１ａを生成し、
基準電圧発生回路１２は電源電圧によらず一定な電圧で
ある基準電圧１２ａを生成する。比較回路１３は、検出
電圧１１ａと基準電圧１２ａとを比較し、比較の結果を
比較回路出力信号１３ａとして出力する。検出電圧発生
回路１１として例えば電源電圧分圧回路を用い、基準電
圧発生回路１２としては例えばバンドギャップリファレ
ンス回路を用いることができる。
回路１０の構成および動作を説明する。電源電圧検出回
路１０は、検出電圧発生回路１１、基準電圧発生回路１
２および比較回路１３を有する。検出電圧発生回路１１
は電源電圧のモニターとなる検出電圧１１ａを生成し、
基準電圧発生回路１２は電源電圧によらず一定な電圧で
ある基準電圧１２ａを生成する。比較回路１３は、検出
電圧１１ａと基準電圧１２ａとを比較し、比較の結果を
比較回路出力信号１３ａとして出力する。検出電圧発生
回路１１として例えば電源電圧分圧回路を用い、基準電
圧発生回路１２としては例えばバンドギャップリファレ
ンス回路を用いることができる。
【０００４】図２は、電源電圧Ｖ、検出電圧１１ａ、基
準電圧１２ａ、および比較回路出力信号１３ａの時間に
対する信号レベルを示す。図２の場合では、検出電圧１
１ａが基準電圧１２ａより高くなったときに、比較回路
１３から比較回路出力信号１３ａが出力されるようにな
っている。なお、検出電圧１１ａは電源電圧Ｖと一定の
比例関係をもつように設定されている。
準電圧１２ａ、および比較回路出力信号１３ａの時間に
対する信号レベルを示す。図２の場合では、検出電圧１
１ａが基準電圧１２ａより高くなったときに、比較回路
１３から比較回路出力信号１３ａが出力されるようにな
っている。なお、検出電圧１１ａは電源電圧Ｖと一定の
比例関係をもつように設定されている。
【０００５】図２から分かるように、電源電圧Ｖの変化
に応じて、検出電圧１１ａと基準電圧１２ａの大小関係
が変わる。検出電圧１１ａが基準電圧１２ａより高くな
るときに、比較回路１３の出力がハイレベルとなり、電
源電圧Ｖと同じレベルの信号が比較回路出力信号１３ａ
として出力される。一方、検出電圧１１ａが基準電圧１
２ａより低くなると、比較回路出力信号１３ａはローレ
ベルの信号として比較回路１３から出力される。このよ
うな動作により、電源電圧Ｖがある一定のレベルに対し
てハイかローか、すなわち一定のレベルより高いか低い
かを検出することができる。
に応じて、検出電圧１１ａと基準電圧１２ａの大小関係
が変わる。検出電圧１１ａが基準電圧１２ａより高くな
るときに、比較回路１３の出力がハイレベルとなり、電
源電圧Ｖと同じレベルの信号が比較回路出力信号１３ａ
として出力される。一方、検出電圧１１ａが基準電圧１
２ａより低くなると、比較回路出力信号１３ａはローレ
ベルの信号として比較回路１３から出力される。このよ
うな動作により、電源電圧Ｖがある一定のレベルに対し
てハイかローか、すなわち一定のレベルより高いか低い
かを検出することができる。
【０００６】
【発明が解決しようとする課題】図１の電源電圧検出回
路１０によれば、検出電圧１１ａと基準電圧１２ａとの
比較は中止することなく常時行われており、比較回路出
力信号１３ａも比較回路１３から常に出力されている状
態となる。すなわち、電源電圧検出回路１０において
は、電源電圧を検出するためには、検出電圧発生回路１
１、基準電圧発生回路１２および比較回路１３は全て、
常時、動作状態にならなければならない。このため、回
路が動作するのに必要が電源電流が常時流れてしまうと
いう問題が生じる。
路１０によれば、検出電圧１１ａと基準電圧１２ａとの
比較は中止することなく常時行われており、比較回路出
力信号１３ａも比較回路１３から常に出力されている状
態となる。すなわち、電源電圧検出回路１０において
は、電源電圧を検出するためには、検出電圧発生回路１
１、基準電圧発生回路１２および比較回路１３は全て、
常時、動作状態にならなければならない。このため、回
路が動作するのに必要が電源電流が常時流れてしまうと
いう問題が生じる。
【０００７】この問題を解決する手段として、比較回路
１３から比較回路出力信号１３ａが出力された時点で、
回路動作のための電源電流をカットするように回路の動
作を止めておくという方法が考えられる。しかし、そう
すると比較回路１３からの出力も止まってしまうため、
この方法は実現不可能である。そこで、上記の問題を解
決するためには、回路の動作に必要な電源電流そのもの
を抑えなければならなくなるが、そうすると、回路が温
度や素子ばらつきの影響を受けやすくなり、検出精度が
劣化するという別の課題が生じてしまう。
１３から比較回路出力信号１３ａが出力された時点で、
回路動作のための電源電流をカットするように回路の動
作を止めておくという方法が考えられる。しかし、そう
すると比較回路１３からの出力も止まってしまうため、
この方法は実現不可能である。そこで、上記の問題を解
決するためには、回路の動作に必要な電源電流そのもの
を抑えなければならなくなるが、そうすると、回路が温
度や素子ばらつきの影響を受けやすくなり、検出精度が
劣化するという別の課題が生じてしまう。
【０００８】本発明は、上記事情に鑑みてなされたもの
であって、その目的とするところは、電圧の検出精度を
劣化させることなく低消費電力化を実現した電圧検出回
路および電圧検出方法を提供することにある。
であって、その目的とするところは、電圧の検出精度を
劣化させることなく低消費電力化を実現した電圧検出回
路および電圧検出方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明による電圧検出回
路は、検出電圧を発生する検出電圧発生回路と、基準電
圧を発生する基準電圧発生回路と、前記検出電圧と前記
基準電圧とを比較した結果を検出信号として出力する比
較回路とを備え、前記検出電圧発生回路と前記基準電圧
発生回路と前記比較回路とをそれぞれ間欠的に動作する
ように構成したことを特徴とし、そのことにより上記目
的が達成される。
路は、検出電圧を発生する検出電圧発生回路と、基準電
圧を発生する基準電圧発生回路と、前記検出電圧と前記
基準電圧とを比較した結果を検出信号として出力する比
較回路とを備え、前記検出電圧発生回路と前記基準電圧
発生回路と前記比較回路とをそれぞれ間欠的に動作する
ように構成したことを特徴とし、そのことにより上記目
的が達成される。
【００１０】また、本発明による電圧検出回路は、一定
の周波数のクロック信号を分周する分周回路と、検出電
圧を発生する検出電圧発生回路と、基準電圧を発生する
基準電圧発生回路と、前記検出電圧と前記基準電圧とを
比較した結果を検出信号として出力する比較回路とを備
え、前記分周回路からの分周されたクロック信号を用い
て、前記検出電圧発生回路と前記基準電圧発生回路と前
記比較回路とをそれぞれ間欠的に動作するように構成し
たことを特徴とし、そのことにより上記目的が達成され
る。
の周波数のクロック信号を分周する分周回路と、検出電
圧を発生する検出電圧発生回路と、基準電圧を発生する
基準電圧発生回路と、前記検出電圧と前記基準電圧とを
比較した結果を検出信号として出力する比較回路とを備
え、前記分周回路からの分周されたクロック信号を用い
て、前記検出電圧発生回路と前記基準電圧発生回路と前
記比較回路とをそれぞれ間欠的に動作するように構成し
たことを特徴とし、そのことにより上記目的が達成され
る。
【００１１】ある実施形態では、前記分周回路の分周比
Ｎは、２もしくは３以上であること特徴とする。
Ｎは、２もしくは３以上であること特徴とする。
【００１２】
【００１３】本発明による電圧検出方法は、一定の周波
数のクロック信号を分周するステップと、分周された信
号を用いて検出電圧を間欠的に発生させるステップと、
分周された信号を用いて基準電圧を間欠的に発生させる
ステップと、分周された信号を用いて前記検出電圧と前
記基準電圧とを間欠的に比較して、比較結果を検出信号
として出力するステップとを含むことを特徴とし、その
ことにより上記目的が達成される。
数のクロック信号を分周するステップと、分周された信
号を用いて検出電圧を間欠的に発生させるステップと、
分周された信号を用いて基準電圧を間欠的に発生させる
ステップと、分周された信号を用いて前記検出電圧と前
記基準電圧とを間欠的に比較して、比較結果を検出信号
として出力するステップとを含むことを特徴とし、その
ことにより上記目的が達成される。
【００１４】
【００１５】
【発明の実施の形態】本発明による電圧検出回路は、検
出電圧発生回路、基準電圧発生回路および比較回路を有
しており、さらに、これらの回路の少なくとも１つが間
欠的に動作するようにコントロールする制御回路を備え
ている。回路が間欠的な動作を行うことにより、回路全
体の消費電力が低減する。
出電圧発生回路、基準電圧発生回路および比較回路を有
しており、さらに、これらの回路の少なくとも１つが間
欠的に動作するようにコントロールする制御回路を備え
ている。回路が間欠的な動作を行うことにより、回路全
体の消費電力が低減する。
【００１６】本発明による電圧検出回路は、基本的には
電圧（以下では、第１の電圧と呼ぶ）を検出対象とす
る。第１の電圧は、電圧検出回路または電圧検出回路を
搭載した集積回路のパワーサプライすなわち電源電圧、
および電源電圧以外の任意のパワー電圧（例えば、他の
集積回路のパワーサプライ、あるいはＤＲＡＭで必要な
ウェルバイアス）などを含む。
電圧（以下では、第１の電圧と呼ぶ）を検出対象とす
る。第１の電圧は、電圧検出回路または電圧検出回路を
搭載した集積回路のパワーサプライすなわち電源電圧、
および電源電圧以外の任意のパワー電圧（例えば、他の
集積回路のパワーサプライ、あるいはＤＲＡＭで必要な
ウェルバイアス）などを含む。
【００１７】本発明の電圧検出回路は、さらに、ヒータ
などの突入電流やラッチアップ電流のような電流、また
は周波数の検出にも応用できる。このような場合、電流
および周波数はまず電圧に変換して、得られる電圧に対
して電圧検出回路を用いて検出を行う。
などの突入電流やラッチアップ電流のような電流、また
は周波数の検出にも応用できる。このような場合、電流
および周波数はまず電圧に変換して、得られる電圧に対
して電圧検出回路を用いて検出を行う。
【００１８】以下では、電源電圧を検出するための電圧
検出回路を例に、本発明の具体的な実施形態を説明す
る。
検出回路を例に、本発明の具体的な実施形態を説明す
る。
【００１９】（第１の実施形態）図３は、本実施形態に
よる電源電圧を検出する電圧検出回路１００の構成を示
し、図４は、電圧検出回路１００の各部分の出力のタイ
ミングチャートを示す。
よる電源電圧を検出する電圧検出回路１００の構成を示
し、図４は、電圧検出回路１００の各部分の出力のタイ
ミングチャートを示す。
【００２０】電圧検出回路１００は、検出電圧発生回路
１１０、基準電圧発生回路１２０および比較回路１３０
を有する。検出電圧発生回路１１０は、電源電圧のモニ
ターとなる、電源電圧値に比例した値（例えば、電源電
圧の１/ｎの値、ｎ>０）の検出電圧１１０ａを生成す
る。基準電圧発生回路１２０は、電源電圧によらず一定
な電圧である基準電圧１２０ａを生成する。比較回路１
３０は、差動型比較器により構成され、検出電圧１１０
ａと基準電圧１２０ａとを比較し、比較の結果を比較回
路出力信号１３０ａとして出力する。検出電圧発生回路
１１０として例えば電源電圧分圧回路を用い、基準電圧
発生回路１２０としては例えばバンドギャップリファレ
ンス回路を用いることができる。
１１０、基準電圧発生回路１２０および比較回路１３０
を有する。検出電圧発生回路１１０は、電源電圧のモニ
ターとなる、電源電圧値に比例した値（例えば、電源電
圧の１/ｎの値、ｎ>０）の検出電圧１１０ａを生成す
る。基準電圧発生回路１２０は、電源電圧によらず一定
な電圧である基準電圧１２０ａを生成する。比較回路１
３０は、差動型比較器により構成され、検出電圧１１０
ａと基準電圧１２０ａとを比較し、比較の結果を比較回
路出力信号１３０ａとして出力する。検出電圧発生回路
１１０として例えば電源電圧分圧回路を用い、基準電圧
発生回路１２０としては例えばバンドギャップリファレ
ンス回路を用いることができる。
【００２１】本実施形態において、電圧検出回路１００
は、さらに、例えばリングオシレータ回路により構成さ
れる発振回路１４０、遅延回路１５０およびラッチ回路
１６０を備えている。
は、さらに、例えばリングオシレータ回路により構成さ
れる発振回路１４０、遅延回路１５０およびラッチ回路
１６０を備えている。
【００２２】発振回路１４０は、図４に示されるような
一定の周波数をもつクロック信号（発振回路出力信号）
１４０ａを出力する。発振回路出力信号１４０ａは、遅
延回路１５０により、その位相が５ｎｓ±２ｎｓ程度遅
延され、図４に示すようなパワーダウン信号１５０ａと
なり遅延回路１５０から出力される。パワーダウン信号
１５０ａが入力される検出電圧発生回路１１０、基準電
圧発生回路１２０および比較回路１３０は、パワーダウ
ン信号１５０ａに従って間欠的に動作し、図４に示され
るような、検出電圧１１０ａ、基準電圧１２０ａおよび
比較回路出力信号１３０ａを出力する。
一定の周波数をもつクロック信号（発振回路出力信号）
１４０ａを出力する。発振回路出力信号１４０ａは、遅
延回路１５０により、その位相が５ｎｓ±２ｎｓ程度遅
延され、図４に示すようなパワーダウン信号１５０ａと
なり遅延回路１５０から出力される。パワーダウン信号
１５０ａが入力される検出電圧発生回路１１０、基準電
圧発生回路１２０および比較回路１３０は、パワーダウ
ン信号１５０ａに従って間欠的に動作し、図４に示され
るような、検出電圧１１０ａ、基準電圧１２０ａおよび
比較回路出力信号１３０ａを出力する。
【００２３】図４から分かるように、パワーダウン信号
１５０ａがハイである期間中に、比較回路１３０、なら
びに検出電圧発生回路１１０および基準電圧発生回路１
２０にかかわる比較動作が行われ、パワーダウン信号１
５０ａがローの期間中は、これらの回路はパワーダウン
状態となり比較動作は行われない。このように、検出電
圧発生回路１１０、基準電圧発生回路１２０および比較
回路１３０にはパワーダウン機能が付加されており、間
欠的な比較動作により、比較回路１３０から図４に示す
ような比較回路出力信号１３０ａが得られる。なお、パ
ワーダウン信号１５０ａがハイである期間中の比較動作
自体は従来例と同じである。
１５０ａがハイである期間中に、比較回路１３０、なら
びに検出電圧発生回路１１０および基準電圧発生回路１
２０にかかわる比較動作が行われ、パワーダウン信号１
５０ａがローの期間中は、これらの回路はパワーダウン
状態となり比較動作は行われない。このように、検出電
圧発生回路１１０、基準電圧発生回路１２０および比較
回路１３０にはパワーダウン機能が付加されており、間
欠的な比較動作により、比較回路１３０から図４に示す
ような比較回路出力信号１３０ａが得られる。なお、パ
ワーダウン信号１５０ａがハイである期間中の比較動作
自体は従来例と同じである。
【００２４】比較回路１３０からの比較回路出力信号１
３０ａは、ラッチ回路１６０により、上記の間欠的な動
作と同時にラッチされる。ラッチクロックとしては、発
振回路１４０による発振回路出力信号１４０ａが用いら
れる。このようにラッチすることにより、図４に示すよ
うな連続的な検出信号１６０ａがラッチ回路１６０から
出力される。なお、本実施形態において、ラッチ回路１
６０が比較回路出力信号１３０ａを確実にラッチできる
ようにするために、データのラッチタイミングを調整す
る遅延回路１５０が設けられている。
３０ａは、ラッチ回路１６０により、上記の間欠的な動
作と同時にラッチされる。ラッチクロックとしては、発
振回路１４０による発振回路出力信号１４０ａが用いら
れる。このようにラッチすることにより、図４に示すよ
うな連続的な検出信号１６０ａがラッチ回路１６０から
出力される。なお、本実施形態において、ラッチ回路１
６０が比較回路出力信号１３０ａを確実にラッチできる
ようにするために、データのラッチタイミングを調整す
る遅延回路１５０が設けられている。
【００２５】このように得られた検出信号１６０ａによ
り、検出対象である電源電圧についての情報、例えば情
報携帯機器の主電源である電池の寿命や電圧降下の状
況、または、バックアップモード状態で使用する場合の
キャパシタ電源電圧（例えば、コードレスアイロンの場
合）の電圧降下の状況を調べることができる。その結果
に基づいて、例えば情報携帯機器の電池の場合、電池の
電圧が基準電圧より低下しているときには情報携帯機器
内部の一部の回路を停止させるなどのパワーマネジメン
トが行うことができる。検出信号１６０ａは、また、電
源投入時のイニシャライズのためのリセット信号とし
て、または、電源変動時のシステム暴走防止用のリセッ
ト信号を発生するために用いることもできる。
り、検出対象である電源電圧についての情報、例えば情
報携帯機器の主電源である電池の寿命や電圧降下の状
況、または、バックアップモード状態で使用する場合の
キャパシタ電源電圧（例えば、コードレスアイロンの場
合）の電圧降下の状況を調べることができる。その結果
に基づいて、例えば情報携帯機器の電池の場合、電池の
電圧が基準電圧より低下しているときには情報携帯機器
内部の一部の回路を停止させるなどのパワーマネジメン
トが行うことができる。検出信号１６０ａは、また、電
源投入時のイニシャライズのためのリセット信号とし
て、または、電源変動時のシステム暴走防止用のリセッ
ト信号を発生するために用いることもできる。
【００２６】本実施形態において、発振回路１４０によ
り出力される発振回路出力信号１４０ａのパルスのデュ
ーティ比が１の場合、回路そのものの動作電源電流を抑
えなくても、回路全体の消費電力を半減することができ
る。発振回路出力信号１４０ａのテューティ比を調整す
ることにより、消費電力削減の割合を必要に応じて変え
ることができる。
り出力される発振回路出力信号１４０ａのパルスのデュ
ーティ比が１の場合、回路そのものの動作電源電流を抑
えなくても、回路全体の消費電力を半減することができ
る。発振回路出力信号１４０ａのテューティ比を調整す
ることにより、消費電力削減の割合を必要に応じて変え
ることができる。
【００２７】本実施形態において、パワーダウン信号１
５０ａは検出電圧発生回路１１０、基準電圧発生回路１
２０および比較回路１３０に印加されており、これらの
回路のすべてが間欠的な動作をするようになっている
が、本発明はこのことには限定されない。検出電圧発生
回路１１０、基準電圧発生回路１２０および比較回路１
３０の内の少なくとも１つ、例えば比較回路１３０が間
欠的な動作をするような構成であれば、動作電源電流の
削減という本発明の効果は得られる。この場合の電圧検
出回路は、図５に示すように、遅延回路１５０が検出電
圧発生回路１１０および基準電圧発生回路１２０に接続
されずに、比較回路１３０にのみ接続されるような構成
となる。同様に、遅延回路１５０と、検出電圧発生回路
１１０、基準電圧発生回路１２０および比較回路１３０
との間の接続を適宜設定することにより、検出電圧発生
回路１１０および/または基準電圧発生回路１２０のみ
が間欠的な動作をするような構成にしてもよい。このよ
うな改変は下記の第２の実施形態についても可能であ
る。
５０ａは検出電圧発生回路１１０、基準電圧発生回路１
２０および比較回路１３０に印加されており、これらの
回路のすべてが間欠的な動作をするようになっている
が、本発明はこのことには限定されない。検出電圧発生
回路１１０、基準電圧発生回路１２０および比較回路１
３０の内の少なくとも１つ、例えば比較回路１３０が間
欠的な動作をするような構成であれば、動作電源電流の
削減という本発明の効果は得られる。この場合の電圧検
出回路は、図５に示すように、遅延回路１５０が検出電
圧発生回路１１０および基準電圧発生回路１２０に接続
されずに、比較回路１３０にのみ接続されるような構成
となる。同様に、遅延回路１５０と、検出電圧発生回路
１１０、基準電圧発生回路１２０および比較回路１３０
との間の接続を適宜設定することにより、検出電圧発生
回路１１０および/または基準電圧発生回路１２０のみ
が間欠的な動作をするような構成にしてもよい。このよ
うな改変は下記の第２の実施形態についても可能であ
る。
【００２８】本実施形態において、発振回路１４０およ
び遅延回路１５０が、上記の間欠的な動作が行われるよ
うにコントロールする制御回路を構成する。間欠的な動
作を行わせるために、本実施形態では、パルス信号を生
成する発振回路１４０（および遅延回路１５０）を用い
ている。本発明の本質的なところは、検出電圧発生回路
１１０、基準電圧発生回路１２０および比較回路１３０
のいずれかを、連続的ではなく、一定期間をおいて動作
させるようにする点にある。このような機能をもってい
れば、言い換えれば、上記のパワーダウン信号およびラ
ッチクロック信号を供給できれば、発振回路１４０と遅
延回路１５０との組合わせの代わりに、他の手段を制御
回路として用いてもよい。
び遅延回路１５０が、上記の間欠的な動作が行われるよ
うにコントロールする制御回路を構成する。間欠的な動
作を行わせるために、本実施形態では、パルス信号を生
成する発振回路１４０（および遅延回路１５０）を用い
ている。本発明の本質的なところは、検出電圧発生回路
１１０、基準電圧発生回路１２０および比較回路１３０
のいずれかを、連続的ではなく、一定期間をおいて動作
させるようにする点にある。このような機能をもってい
れば、言い換えれば、上記のパワーダウン信号およびラ
ッチクロック信号を供給できれば、発振回路１４０と遅
延回路１５０との組合わせの代わりに、他の手段を制御
回路として用いてもよい。
【００２９】（第２の実施形態）図６および７を参照し
ながら、本発明の第２の実施形態による電源電圧を検出
するための電圧検出回路を説明する。本実施形態と第１
の実施形態との違いは、本実施形態の電圧検出回路にお
いて、発振回路により出力されるパルス信号を分周させ
る分周回路が設けられている点にある。それ以外の構成
は基本的に第１の実施形態と同じである。
ながら、本発明の第２の実施形態による電源電圧を検出
するための電圧検出回路を説明する。本実施形態と第１
の実施形態との違いは、本実施形態の電圧検出回路にお
いて、発振回路により出力されるパルス信号を分周させ
る分周回路が設けられている点にある。それ以外の構成
は基本的に第１の実施形態と同じである。
【００３０】図６は、本実施形態による電圧検出回路２
００の構成を示し、図７は、電圧検出回路２００の各部
分の出力のタイミングチャートを示す。以下に、その詳
細を説明する。
００の構成を示し、図７は、電圧検出回路２００の各部
分の出力のタイミングチャートを示す。以下に、その詳
細を説明する。
【００３１】電圧検出回路２００は、検出電圧発生回路
１１０、基準電圧発生回路１２０および比較回路１３０
を有する。検出電圧発生回路１１０は、電源電圧のモニ
ターとなる、電源電圧値に比例した値（例えば、電源電
圧の１/ｎの値、ｎ>０）の検出電圧１１０ａを生成す
る。基準電圧発生回路１２０は、電源電圧によらず一定
な電圧である基準電圧１２０ａを生成する。比較回路１
３０は、差動型比較器により構成され、検出電圧１１０
ａと基準電圧１２０ａとを比較し、比較の結果を比較回
路出力信号１３０ａとして出力する。検出電圧発生回路
１１０として例えば電源電圧分圧回路を用い、基準電圧
発生回路１２０としては例えばバンドギャップリファレ
ンス回路を用いることができる。
１１０、基準電圧発生回路１２０および比較回路１３０
を有する。検出電圧発生回路１１０は、電源電圧のモニ
ターとなる、電源電圧値に比例した値（例えば、電源電
圧の１/ｎの値、ｎ>０）の検出電圧１１０ａを生成す
る。基準電圧発生回路１２０は、電源電圧によらず一定
な電圧である基準電圧１２０ａを生成する。比較回路１
３０は、差動型比較器により構成され、検出電圧１１０
ａと基準電圧１２０ａとを比較し、比較の結果を比較回
路出力信号１３０ａとして出力する。検出電圧発生回路
１１０として例えば電源電圧分圧回路を用い、基準電圧
発生回路１２０としては例えばバンドギャップリファレ
ンス回路を用いることができる。
【００３２】電圧検出回路２００は、さらに、例えばリ
ングオシレータ回路により構成される発振回路１４０、
分周回路１４２、遅延回路１５０およびラッチ回路１６
０を備えている。発振回路１４０は、第１の実施形態と
同様に、一定の周波数をもつクロック信号（発振回路出
力信号）１４０ａを出力する（図７）。
ングオシレータ回路により構成される発振回路１４０、
分周回路１４２、遅延回路１５０およびラッチ回路１６
０を備えている。発振回路１４０は、第１の実施形態と
同様に、一定の周波数をもつクロック信号（発振回路出
力信号）１４０ａを出力する（図７）。
【００３３】分周回路１４２は、発振回路１４０からの
発振回路出力信号１４０ａを分周させるためのものであ
り、特定の周波数をもつクロック信号である分周回路出
力１４２ａを生成する。分周回路１４２として、T-FF回
路（トグル型フリップフロップ回路）を使用することが
できる。発振回路出力信号１４０ａと分周回路出力１４
２ａをＡＮＤゲートにより論理合成することで、発振回
路出力信号１４０ａのクロック信号の周波数が１/Ｎ
（Ｎは自然数）に変換され、図７に示されるような分周
信号１４０ｂが得られ、遅延回路１５０およびラッチ回
路１６０に印加される。
発振回路出力信号１４０ａを分周させるためのものであ
り、特定の周波数をもつクロック信号である分周回路出
力１４２ａを生成する。分周回路１４２として、T-FF回
路（トグル型フリップフロップ回路）を使用することが
できる。発振回路出力信号１４０ａと分周回路出力１４
２ａをＡＮＤゲートにより論理合成することで、発振回
路出力信号１４０ａのクロック信号の周波数が１/Ｎ
（Ｎは自然数）に変換され、図７に示されるような分周
信号１４０ｂが得られ、遅延回路１５０およびラッチ回
路１６０に印加される。
【００３４】遅延回路１５０により、分周信号１４０ｂ
は、その位相が５ｎｓ±２ｎｓ程度遅延され、図７に示
すようなパワーダウン信号１５０ａとして遅延回路１５
０から出力される。パワーダウン信号１５０ａが入力さ
れる検出電圧発生回路１１０、基準電圧発生回路１２０
および比較回路１３０は、パワーダウン信号１５０ａに
従って間欠的に動作し、図７に示されるような、検出電
圧１１０ａ、基準電圧１２０ａおよび比較回路出力信号
１３０ａを出力する。
は、その位相が５ｎｓ±２ｎｓ程度遅延され、図７に示
すようなパワーダウン信号１５０ａとして遅延回路１５
０から出力される。パワーダウン信号１５０ａが入力さ
れる検出電圧発生回路１１０、基準電圧発生回路１２０
および比較回路１３０は、パワーダウン信号１５０ａに
従って間欠的に動作し、図７に示されるような、検出電
圧１１０ａ、基準電圧１２０ａおよび比較回路出力信号
１３０ａを出力する。
【００３５】図７から分かるように、パワーダウン信号
１５０ａがハイである期間中に、比較回路１３０、なら
びに検出電圧発生回路１１０および基準電圧発生回路１
２０にかかわる比較動作が行われ、パワーダウン信号１
５０ａがローの期間中は、これらの回路はパワーダウン
状態となり比較動作は行われない。このように、検出電
圧発生回路１１０、基準電圧発生回路１２０および比較
回路１３０にはパワーダウン機能が付加されおり、間欠
的な比較動作により、比較回路１３０から図７に示すよ
うな比較回路出力信号１３０ａが得られる。なお、パワ
ーダウン信号１５０ａがハイである期間中の比較動作自
体は従来例と同じである。
１５０ａがハイである期間中に、比較回路１３０、なら
びに検出電圧発生回路１１０および基準電圧発生回路１
２０にかかわる比較動作が行われ、パワーダウン信号１
５０ａがローの期間中は、これらの回路はパワーダウン
状態となり比較動作は行われない。このように、検出電
圧発生回路１１０、基準電圧発生回路１２０および比較
回路１３０にはパワーダウン機能が付加されおり、間欠
的な比較動作により、比較回路１３０から図７に示すよ
うな比較回路出力信号１３０ａが得られる。なお、パワ
ーダウン信号１５０ａがハイである期間中の比較動作自
体は従来例と同じである。
【００３６】比較回路１３０からの比較回路出力信号１
３０ａは、ラッチ回路１６０により、上記の間欠的な動
作と同時にラッチされる。ラッチクロックとしては、分
周信号１４０ｂが用いられる。このようにラッチするこ
とにより、図７に示すような連続的な検出信号１６０ａ
がラッチ回路１６０から出力される。なお、本実施形態
において、ラッチ回路１６０が比較回路出力信号１３０
ａを確実にラッチできるようにするために、データのラ
ッチタイミングを調整する遅延回路１５０が設けられて
いる。
３０ａは、ラッチ回路１６０により、上記の間欠的な動
作と同時にラッチされる。ラッチクロックとしては、分
周信号１４０ｂが用いられる。このようにラッチするこ
とにより、図７に示すような連続的な検出信号１６０ａ
がラッチ回路１６０から出力される。なお、本実施形態
において、ラッチ回路１６０が比較回路出力信号１３０
ａを確実にラッチできるようにするために、データのラ
ッチタイミングを調整する遅延回路１５０が設けられて
いる。
【００３７】本実施形態によれば、分周回路を２分周に
することで、第１の実施形態に比べて、回路全体の消費
電力をさらに半減することができる。本実施形態におい
て、分周比を２分周にしているが、分周比を他の値（３
分周以上）に設定できることは言うまでもない。分周回
路の分周Ｎ（Ｎは自然数）を適宜設定することにより、
回路全体の消費電力を所望のレベルまでに低減すること
ができる。
することで、第１の実施形態に比べて、回路全体の消費
電力をさらに半減することができる。本実施形態におい
て、分周比を２分周にしているが、分周比を他の値（３
分周以上）に設定できることは言うまでもない。分周回
路の分周Ｎ（Ｎは自然数）を適宜設定することにより、
回路全体の消費電力を所望のレベルまでに低減すること
ができる。
【００３８】図８は、本実施形態の電圧検出回路２００
および図１の従来例の電圧検出回路が消費する動作電源
電流のデータを示す図表である。図８において、本実施
形態の電圧検出回路２００については、電源電圧が５Ｖ
であり、分周回路１４２を例えば１５０分周とする（発
振回路１４０による発振回路出力信号１４０ａのクロッ
ク信号の周波数を１/１５０の周波数に変換する）場
合、すなわち１５０μｓ間隔で１μｓ間だけ検出する場
合のデータである。なお、分周比について、検出対象を
考慮して適切な値を決めればよい。図８から分かるよう
に、電源電圧検出回路２００において、間欠動作をする
基準電圧発生回路、検出電圧発生回路および比較回路に
よる動作電源電流の削減効果が、発振回路および分周回
路による動作電源電流の増加分を上回る。分周回路１４
２を１５０分周のものにすることで、回路全体の消費す
る動作電源電流は、図１の従来例の場合の２．６％まで
に削減できる。
および図１の従来例の電圧検出回路が消費する動作電源
電流のデータを示す図表である。図８において、本実施
形態の電圧検出回路２００については、電源電圧が５Ｖ
であり、分周回路１４２を例えば１５０分周とする（発
振回路１４０による発振回路出力信号１４０ａのクロッ
ク信号の周波数を１/１５０の周波数に変換する）場
合、すなわち１５０μｓ間隔で１μｓ間だけ検出する場
合のデータである。なお、分周比について、検出対象を
考慮して適切な値を決めればよい。図８から分かるよう
に、電源電圧検出回路２００において、間欠動作をする
基準電圧発生回路、検出電圧発生回路および比較回路に
よる動作電源電流の削減効果が、発振回路および分周回
路による動作電源電流の増加分を上回る。分周回路１４
２を１５０分周のものにすることで、回路全体の消費す
る動作電源電流は、図１の従来例の場合の２．６％まで
に削減できる。
【００３９】
【発明の効果】本発明による電圧検出回路は、検出電圧
発生回路、基準電圧発生回路および比較回路の少なくと
も１つが間欠的に動作するようにコントロールする制御
回路を備えている。回路が間欠的な動作を行うことによ
り、回路全体の消費電力が低減する。本発明によれば、
回路の検出精度を劣化させることなく低消費電力化を実
現できる。そのため、本発明による電圧検出回路を備え
ることにより、例えば情報携帯機器の、主電源である電
源電池の寿命を伸ばすことができる。
発生回路、基準電圧発生回路および比較回路の少なくと
も１つが間欠的に動作するようにコントロールする制御
回路を備えている。回路が間欠的な動作を行うことによ
り、回路全体の消費電力が低減する。本発明によれば、
回路の検出精度を劣化させることなく低消費電力化を実
現できる。そのため、本発明による電圧検出回路を備え
ることにより、例えば情報携帯機器の、主電源である電
源電池の寿命を伸ばすことができる。
【図面の簡単な説明】
【図１】従来の電源電圧検出回路の構成図。
【図２】それによる検出電圧１１ａ、基準電圧１２ａお
よび比較回路出力信号１３ａ、ならびに電源電圧Ｖの時
間に対する信号レベルを示す図。
よび比較回路出力信号１３ａ、ならびに電源電圧Ｖの時
間に対する信号レベルを示す図。
【図３】本発明の第１の実施形態による電圧検出回路１
００の構成図。
００の構成図。
【図４】その各構成部分の出力のタイミングチャートを
示す図。
示す図。
【図５】電圧検出回路１００を部分的に改変した例の構
成図。
成図。
【図６】本発明の第２の実施形態による電圧検出回路２
００の構成図。
００の構成図。
【図７】その各構成部分の出力のタイミングチャートを
示す図。
示す図。
【図８】第２の実施形態の電圧検出回路２００と従来例
との動作電源電流を比較する図表。
との動作電源電流を比較する図表。
１００、２００ 電圧検出回路 １１０ 検出電圧発生回路 １１０ａ 検出電圧 １２０ 基準電圧発生回路 １２０ａ 基準電圧 １３０ 比較回路 １３０ａ 比較回路出力信号 １４０ 発振回路 １４０ａ 発振回路出力信号 １４０ｂ 分周信号 １４２ 分周回路 １４２ａ 分周回路出力 １５０ 遅延回路 １５０ａ パワーダウン信号 １６０ ラッチ回路 １６０ａ 検出信号
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 19/165 G01R 31/36 G05F 1/10 301 G05F 1/10 302
Claims (4)
- 【請求項１】 検出電圧を発生する検出電圧発生回路
と、基準電圧を発生する基準電圧発生回路と、前記検出
電圧と前記基準電圧とを比較した結果を検出信号として
出力する比較回路とを備え、 前記検出電圧発生回路と前記基準電圧発生回路と前記比
較回路とをそれぞれ間欠的に動作するように構成したこ
とを特徴とする電圧検出回路。 - 【請求項２】 一定の周波数のクロック信号を分周する
分周回路と、検出電圧を発生する検出電圧発生回路と、
基準電圧を発生する基準電圧発生回路と、前記検出電圧
と前記基準電圧とを比較した結果を検出信号として出力
する比較回路とを備え、 前記分周回路からの分周されたクロック信号を用いて、
前記検出電圧発生回路と前記基準電圧発生回路と前記比
較回路とをそれぞれ間欠的に動作するように構成したこ
とを特徴とする電圧検出回路。 - 【請求項３】 前記分周回路の分周比Ｎは、２もしくは
３以上であること特徴とする請求項２記載の電圧検出回
路。 - 【請求項４】 一定の周波数のクロック信号を分周する
ステップと、分周された信号を用いて検出電圧を間欠的
に発生させるステップと、分周された信号を用いて基準
電圧を間欠的に発生させるステップと、分周された信号
を用いて前記検出電圧と前記基準電圧とを間欠的に比較
して、比較結果を検出信号として出力するステップとを
含むことを特徴とする電圧検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000102885A JP3359613B2 (ja) | 1999-04-14 | 2000-04-04 | 電圧検出回路および電圧検出方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10625399 | 1999-04-14 | ||
| JP11-106253 | 1999-04-14 | ||
| JP2000102885A JP3359613B2 (ja) | 1999-04-14 | 2000-04-04 | 電圧検出回路および電圧検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000356655A JP2000356655A (ja) | 2000-12-26 |
| JP3359613B2 true JP3359613B2 (ja) | 2002-12-24 |
Family
ID=26446384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000102885A Ceased JP3359613B2 (ja) | 1999-04-14 | 2000-04-04 | 電圧検出回路および電圧検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3359613B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003032089A (ja) * | 2001-07-18 | 2003-01-31 | Matsushita Electric Ind Co Ltd | リセット機能内蔵マイクロコンピュータ |
| WO2020056725A1 (en) * | 2018-09-21 | 2020-03-26 | Yangtze Memory Technologies Co., Ltd. | Voltage detection system |
-
2000
- 2000-04-04 JP JP2000102885A patent/JP3359613B2/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000356655A (ja) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407571B1 (en) | Voltage detecting circuit for a power system | |
| JP2902434B2 (ja) | 半導体集積回路内の電圧変換回路 | |
| US7106034B2 (en) | Voltage regulator circuit with a low quiescent current | |
| US20090085651A1 (en) | System for adjusting output voltage of band gap voltage generator | |
| JP2007252113A (ja) | スイッチングレギュレータ | |
| JP2003244944A (ja) | Ｄｃ−ｄｃコンバータ、電子機器、デューティ比設定回路 | |
| TWI285302B (en) | Logic system with adaptive supply voltage control | |
| US6828848B2 (en) | Integrated circuit device capable of optimizing operating performance according to consumed power | |
| KR20180026957A (ko) | 듀티 보정장치 및 이를 포함하는 반도체 장치 | |
| US20230145626A1 (en) | Flexible circuit for droop detection | |
| US20020145480A1 (en) | Oscillator circuit of internal power generator circuit and control method thereof | |
| JPH07295664A (ja) | 集積回路に内部電圧を与えるための回路、およびその方法 | |
| US11404963B2 (en) | Electronic circuit with minimized variation in output voltage of DC-DC converter, control system with electronic circuit and method for controlling electronic circuit | |
| EP1148507B1 (en) | Supply voltage detection circuit | |
| JP3359613B2 (ja) | 電圧検出回路および電圧検出方法 | |
| JP2008070977A (ja) | 電源降圧回路及び半導体装置 | |
| JP3107013B2 (ja) | Ｐｌｌ回路のデッドロック防止回路及びその方法 | |
| JP2007151322A (ja) | 電源回路およびｄｃ−ｄｃコンバータ | |
| JP4774000B2 (ja) | 半導体集積回路及び半導体集積回路が組み込まれた半導体装置 | |
| JP3090031B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH11150466A (ja) | クロックバッファ回路 | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| JP3987681B2 (ja) | 消費電力低減回路 | |
| JP4887847B2 (ja) | 電源システム | |
| US6888418B2 (en) | Control circuit and method for a crystal oscillator using a timer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021001 |
|
| RVOP | Cancellation by post-grant opposition |