KR0183704B1 - 디지탈 기록/재생시스템에 있어서 데이타 검출방법 및 장치 - Google Patents

디지탈 기록/재생시스템에 있어서 데이타 검출방법 및 장치 Download PDF

Info

Publication number
KR0183704B1
KR0183704B1 KR1019940035069A KR19940035069A KR0183704B1 KR 0183704 B1 KR0183704 B1 KR 0183704B1 KR 1019940035069 A KR1019940035069 A KR 1019940035069A KR 19940035069 A KR19940035069 A KR 19940035069A KR 0183704 B1 KR0183704 B1 KR 0183704B1
Authority
KR
South Korea
Prior art keywords
signal
reference voltage
input
analog signal
comparison result
Prior art date
Application number
KR1019940035069A
Other languages
English (en)
Other versions
KR960025579A (ko
Inventor
최경환
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940035069A priority Critical patent/KR0183704B1/ko
Priority to US08/483,842 priority patent/US5576842A/en
Publication of KR960025579A publication Critical patent/KR960025579A/ko
Application granted granted Critical
Publication of KR0183704B1 publication Critical patent/KR0183704B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02—Analogue recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 디지탈 기록 재생 시스템에 관한 것으로, 특히 재생된 아날로그 신호를 디지탈 신호로 변환하는 방법 및 장치에 관한 것이다. 본 발명의 방법은 상기 재생된 아날로그 신호를 입력하여 입력된 아날로그 신호의 크기를 소정의 기준레벨(VREF)과 비교하여 제1비교결과를 출력하는 제1비교단계; 상기 제1비교단계에서 출력되는 제1비교결과에 따라서 스위치를 온 또는 오프로 스위칭하는 스위칭단계; 상기 스위칭단계에서 상기 스위치의 온/오프에 따라 입력전압을 충전 또는 방전하여 데이터 검출을 위한 기준전압(VS)을 조정하는 기준전압조정단계; 재생된 아날로그 신호를 입력하여 상기 기준전압조정단계에서 조정된 기준전압(VS)과 비교하고, 제2비교결과신호를 출력하는 제2비교단계; 상기 제2비교단계에서 출력되는 제2비교결과신호를 입력하여 클럭신호와 동기하여 아날로그 신호에 대한 디지탈 신호로 복원하는 복원단계로 이루어진 것을 특징으로 한다.
따라서, 본 발명은 입력신호에 상응하여 기준전압을 조정하므로서 신호의 시간축 움직임에 의한 에러의 발생확률을 줄일 수 있는 효과를 제공한다.

Description

디지탈 기록/재생시스템에 있어서 데이터 검출방법 및 장치
제1도는 디지탈 기록/재생시스템에 있어서 종래의 데이터 검출방법을 설명하기 위한 도면.
제2a∼2m도는 제1도에 있어서 각부의 동작파형도.
제3도는 디지탈 기록/재생시스템에 있어서 본 발명에 의한 데이터 검출장치의 일실시예에 따른 도면.
제4a∼4f도는 제3도에 있어서 각부의 동작파형도.
본 발명은 영상 및 음성신호를 디지탈 신호로 기록하고 재생하는 시스템에 관한 것으로서 특히, 기록된 디지탈 신호를 충실히 재생하기 위하여 데이터 검출부의 기준전압을 조정하는 기준전압 조정부를 갖는 디지탈 기록/재생시스템에 있어서 데이터 검출방법 및 장치에 관한 것이다.
통상의 디지탈 기록/재생시스템은 기록하고자 하는 신호를 디지탈 데이터 형태로 기록매체에 기록하며, 기록매체에서 픽업된 아날로그 신호가 데이터 검출부를 통해 원래의 디지탈 데이터로 변환된다.
제1도는 디지탈 기록/재생 시스템에 있어서 종래의 데이터 검출방법을 설명하기 위한 도면으로서, NRZI(Non Return to Zero Ivverted) 시스템을 예로 든 것이다.
제1도에 의하면, 데이터를 기록할 때는 기록하고자 하는 신호(a)와 프리코더(1)를 통과한 신호가 가산기(2)에서 더해지고, 기록등화기(3)와 기록증폭기(4)를 거쳐 기록헤드(5)에 의해 기록매체에 디지탈 데이터의 형태로 기록된다. 이 때, 프리코더(1)는 지연기로 이루어지며, 에러신호의 전파를 방지하기 위해 사전에 디코딩을 수행하는 장치이다.
상기와 같이 기록된 신호를 재생할 때는 재생헤드(6) 등의 픽업소자에 의하여 기록매체에 기록된 데이터를 독출하며, 독출된 신호를 재생증폭기(7)에서 증폭하고 재생등화기(8)를 통해 아날로그 신호를 보정한다. 가산기(10)에서는 지연기(9)에서 재생등화기(8)의 출력신호를 한 클럭 지연시킨 신호와 재생등화기(8)의 출력신호를 더한 후에 데이터검출부(20)로 출력하고, 데이터검출부(20)에서는 아날로그 데이터가 디지탈 데이터로 변환되어 출력된다.
종래의 데이터 검출부(20)는 차동증폭기(21)와 제1비교기와 제2비교기(22, 23)와 논리합 게이트(24)와 D 플립플롭(D_F/F; 25)으로 구성되는데, 가산기(10)에서의 출력신호(e)가 차동증폭기(21) 입력되어 비반전 출력단자(+)에서는 동위상 신호(f)가 출력되고 반전출력단자(-)에서는 위상이 180도 반전된 신호(g)가 출력되어 상기 신호들(f, g)은 각각 제1비교기(22)와 제2비교기(23)의 비반전입력단자(+)로 입력된다. 제1비교기(22)와 제2비교기(23)의 반전입력단자(-)는 기준전압(VREF)이 인가되어 제1비교기(22)에서는 입력신호(f)와 기준전압(VREF)의 크기를 비교하여 입력신호(f)가 기준전압(VREF)보다 크면 논리레벨 '하이'를 출력하고, 작으면 논리레벨 '로우'를 출력한다. 이와 마찬가지로 제2비교기(23)에서도 입력신호(g)와 기준전압(VREF)을 비교하여 디지탈 신호를 출력한다. 논리합 게이트(24)는 제1비교기(22)와 제2비교기(23)의 출력을 입력으로 하여 논리합을 계산하고 디지탈 데이터(h)를 D 플립플롭(25)으로 출력한다. D 플립플롭(25)은 논리합 게이트(24)의 출력과 PLL(Phase Locked Loop; 11)로 구성된 클럭계수기의 클럭을 동기시켜서 디지탈 데이터 i를 재생하게 된다.
제2a∼2m도는 제1도에 있어서 신호의 흐름을 설명하기 위하여 각부의 동작파형도를 도시한 것으로, 제2a도는 기록하고자 하는 입력신호로서 제1도의 참조부호 a에 해당하는 디지탈 데이터이며, 제2b도는 입력신호 a와 프리코더(1)의 출력을 합한 신호로 제1도의 참조부호 b에 해당하는 신호이다.
제2c도는 재생된 아날로그 신호가 재생등화기(8)에 의해 보정된 신호로서 제1도의 참조부호 c에 해당하며, 제2d도는 재생등화기(8)의 출력신호가 지연기(9)에서 지연된 신호로서 제1도의 참조부호 d에 해당하며, 제2e도는 가산기(10)에서 재생등화기(8)의 출력신호와 지연기(9)의 출력신호를 합산한 신호로서 제1도의 참조부호 e에 해당한다.
제2f도와 제2g도는 제1도에 도시된 제1비교기(22)와 제2비교기(23)의 비반전 입력단자(+)의 입력신호를 도시한 것으로서, 각각 기준전압1(VREF1)과 기준전압2(VREF2)의 크기를 도시한 것이다.
제2h도는 제1 및 제2비교기(22, 23)의 기준전압이 VREF1인 경우 제1도에 도시된 논리합 게이트(24)의 출력신호 h를 도시한 것이고, 이때 클럭신호(CLK)는 제1도에 도시된 PLL(11)의 출력이다. 제2i도는 제1 및 제2비교기(22, 23)의 기준전압이 VREF1인 경우 제1도에 도시된 D 플립플롭(25)에서 재생된 신호 i를 도시한 것이며, 제2j도는 기준전압이 VREF1인 경우 클럭신호의 지터에 대한 25% 이하의 에러 마진을 나타낸 것이다. 제2h∼2j도에서 보는 바와 같이 재생된 신호 i는 두 번째 비트에서 에러가 발생하였으며 이때의 에러 마진을 보면 네번째와 다섯번째의 에러 마진의 폭이 가장 작으므로 에러가 발생할 확률이 가장 높다.
제2k도는 제1 및 제2비교기(22, 23)의 기준전압이 VREF2인 경우 논리합 게이트(24)의 출력을 도시한 것이고, 제2l도는 기준전압이 VREF2인 경우 D 플립플롭(25)에서 재생된 출력신호 i를 도시한 것으로서, 빗금친 세 번째 비트에서는 논리레벨 '하이'일 수도 있고 논리레벨 '로우'가 될 수도 있다. 제2m도는 기준전압이 VREF2인 경우 에러 마진이 25% 이하의 펄스를 도시한 것으로 첫 번째 에러 마진은 거의 없으며 에러 마진의 폭이 좁다.
상기한 바와 같이 디지탈 기록/재생 시스템에 있어서, 종래의 데이터 검출방법에서는 에러의 발생확률이 상당히 높고 에러의 발생이 재생신호와 클럭의 시간축 변동에 따른 지터에 매우 민감한 문제점이 있다.
따라서 본 발명의 목적은 상술한 문제점을 해결하기 위하여 디지탈 기록/재생 시스템에 있어서 입력신호에 상응하여 데이터 검출부의 기준전압을 조정하기 위한 데이터 검출방법 및 장치를 제공하는 데에 있다.
상기 목적을 달성하기 위하여 디지탈 기록/재생 시스템에 있어서 본 발명에 의한 데이터 검출방법은 재생된 아날로그 신호를 입력하여 입력된 아날로그 신호의 크기를 소정의 기준레벨(VREF)과 비교하고, 제1비교결과를 출력하는 제1비교단계; 상기 제1비교단계에서 출력된 제1비교결과에 따라서 스위치를 온 또는 오프로 스위칭하는 스위칭단계; 상기 스위칭단계에서 상기 스위치의 온/오프에 따라 입력전압을 충전 또는 방전하여 데이터 검출을 위한 기준전압(VS)을 조정하는 기준전압조정단계; 재생된 아날로그 신호를 입력하여 상기 기준전압조정단계에서 조정된 기준전압(VS)과 비교하고, 제2비교결과를 출력하는 제2비교단계; 상기 제2비교단계에서 출력되는 제2비교결과를 입력하여 클럭신호와 동기하여 아날로그 신호에 대한 디지탈 신호로 복원하는 복원단계로 이루어진 것을 특징으로 한다.
상기 방법에 적합한 본 발명의 디지탈 기록/재생 시스템에 있어서 데이터 검출장치는 재생된 아날로그 신호를 입력하여 입력된 아날로그 신호의 크기를 소정의 기준레벨(VREF)을 비교하고, 제1비교결과(i)를 출력하는 제1비교부; 상기 제1비교부에서 출력되는 제1비교결과에 따라서 스위치를 온 또는 오프로 스위칭하는 스위칭부; 상기 스위칭부에서 상기 스위치의 온/오프에 따라 입력전압을 충전 또는 방전하여 데이터 검출을 위한 기준전압(VS)을 조정하는 기준전압조정부; 재생된 아날로그 신호를 입력하여 상기 기준전압조정부에서 조정된 기준전압(VS)과 비교하고, 제2비교결과(1)를 출력하는 제2비교부 : 상기 제2비교부에서 출력되는 제2비교결과(1)를 입력하여 클럭신호와 동기시켜 디지탈 신호로 복원하는 복원부로 이루어진 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하되 제1도와 동일한 부분은 동일부호로 처리하여 제외하고 설명하기로 한다.
제3도는 디지탈 기록/재생 시스템에 있어서 본 발명에 의한 데이터 검출장치의 일실시예를 설명하기 위한 도면으로서, 제1도에 도시된 종래의 디지탈 기록/재생 시스템에서 데이터 검출부(20)만이 달라진 것이다.
차동증폭기(21)에서 출력된 비반전 신호(f)와 반전신호(g)가 각각 제1비교기(32)와 제2비교기(34)의 비반전 단자(+)에 입력되고, 제1비교기 및 제2비교기(32, 34)의 반전단자(-)에는 소정의 기준전압(VREF)이 인가되며, 제1비교기(32)와 제2비교기(34)의 출력이 논리합 게이트(36)로 입력되어 디지탈 데이터가 출력된다. 제1스위치(SW1)는 차동증폭기(21)의 반전 출력단자와 다이오드(D1)를 연결하고, 제2스위치(SW2)는 차동증폭기(21)의 비반전 출력단자와 다이오드(D2)를 연결하며 기준전압조정부(50)가 다이오드(D1)과 다이오드(D2)에 병렬로 연결된다. 제3비교기(72)와 제4비교기(74)의 비반전 단자(+)에 차동증폭기(21)에서 출력된 비반전 신호와 반전신호가 각각 입력되고 제3비교기 및 제4비교기(72, 74)의 반전단자(-)에는 기준전압조정부(50)에서 출력되는 기준전압이 인가되어 제3비교기(72) 제4비교기(74)는 비반전단자에 입력된 아날로그 신호와 반전 단자에 입력된 기준전압조정부(50)의 기준전압을 비교하여 디지탈 신호를 출력한다. 논리합 게이트(76)는 제3비교기(72)와 제4비교기(74)의 출력을 입력하여 논리합을 계산하여 D 플립플롭(25)으로 출력한다.
제1비교기(32)와 제2비교기(34)와 논리합 게이트(36)로 이루어진 제1비교부(30)는 입력신호와 기준레벨(VREF)을 비교하여 입력신호가 기준레벨(VREF)보다 크면 논리레벨 '하이'를 출력하여 제1스위치(SW1)와 제2스위치(SW2)를 오프시키고, 입력신호가 기준레벨(VREF)보다 작으면 논리레벨 '로우'를 출력하여 제1스위치(SW1)와 제2스위치(SW2)를 온 시킨다. 다이오드(D1)와 다이오드(D2)는 각각에 입력되는 신호를 정류하며, 기준전압조정부(50)는 스위칭부(40)가 온이면 입력전압을 충전하고 스위칭부(40)가 오프이면 방전한다. 따라서, 기준전압조정부(50)에서 입력신호에 대해 충방전이 거듭되어 데이터 검출을 위한 기준전압이 조정되며, 저항(R)을 가변하여 기준전압의 크기를 조정할 수 있으며 제1비교부(30)에 의해서 특정레벨(VREF) 이상으로 충전되는 것을 막는다. 제3비교기(72)와 제4비교기(74)와 논리합 게이트(76)로 이루어진 제2비교부(70)는 기준전압조정회로(60)에서 조정된 기준전압(VS)과 차동증폭기(21)의 출력신호를 입력하여 디지탈 데이터를 출력한다.
제4a∼4f도는 제3도에 있어서 각부의 동작파형도를 도시한 것으로서, 제4a도는 제1비교부(30)의 입력파형이고, 제4b도는 제1비교부(30)의 출력파형이며 제3도의 참조부호 j에 해당한다. 제4c도는 저항의 크기에 따른 기준전압조정부(50)에서의 충방전 곡선을 나타낸 것으로, 실선은 저항의 크기가 큰 경우이고, 점선은 저항의 크기가 작은 경우이며, 제3도의 참조부호 k에 해당한다. 제4d도는 제2비교부(70)의 출력파형으로 제3도의 참조부호 L에 해당하며, 제4e도는 제3도에 도시된 D 플립플롭(25)의 출력파형으로 아날로그 신호가 복원된 신호이고, 제4f도는 에러마진을 나타낸 것이다. 제4e도와 제4f도를 보면 에러가 발생하지 않았으며 에러마진의 폭이 종래의 방법에 의한 것보다 큼을 알 수 있다.
상술한 바와 같이 디지탈 기록/재생 시스템에 있어서 본 발명에 따른 데이터 검출발법 및 장치에서는 RC 충방전부에서 입력신호 전압에 따라 충전과 방전을 거듭하며 데이터 검출을 위한 기준전압을 조정하므로서 재생신호와 클럭의 지터에 의한 에러의 발생확률을 줄일 수 있는 효과를 제공한다.

Claims (3)

  1. 임의의 디지탈 신호를 기록매체에 기록하고 기록된 데이터를 아날로그 신호로 재생하여 디지탈 데이터로 출력하기 위한 데이터 검출방법에 있어서, 상기 재생된 아날로그 신호를 입력하여 입력된 아날로그 신호의 크기를 소정의 기준레벨(VREF)과 비교하여 제1비교결과를 출력하는 제1비교단계; 상기 제1비교단계에서 출력되는 제1비교결과에 따라서 스위치를 온 또는 오프로 스위칭하는 스위칭단계; 상기 스위칭단계에서 상기 스위치의 온/오프에 따라 입력전압을 충전 또는 방전하여 데이터 검출을 위한 기준전압(VS)을 조정하는 기준전압조정단계; 재생된 아날로그 신호를 입력하여 상기 기준전압조정단계에서 조정된 기준전압(VS)과 비교하고, 제2비교결과신호를 출력하는 제2비교단계; 상기 제2비교단계에서 출력되는 제2비교결과신호를 입력하여 클럭신호와 동기하여 아날로그 신호에 대한 디지탈 신호로 복원하는 복원단계로 이루어진 것을 특징으로 하는 디지탈 기록 재생 시스템에 있어서 데이터 검출방법.
  2. 임의의 디지탈 신호를 기록매체에 기록하고, 기록된 신호를 아날로그 신호로 재생하여 디지탈 데이터로 출력하기 위한 데이터 검출장치에 있어서, 상기 재생된 아날로그 신호를 입력하여 입력된 아날로그 신호의 크기를 소정의 기준레벨(VREF)과 비교하고, 제1비교결과를 출력하는 제1비교부; 상기 제1비교부에서 출력되는 제1비교결과에 따라서 스위치를 온 또는 오프로 스위칭하는 스위칭부; 상기 스위칭부에서 상기 스위치의 온/오프에 따라 입력전압을 충전 또는 방전하여 데이터 검출을 위한 기준전압(VS)을 조정하는 기준전압조정부; 재생된 아날로그 신호를 입력하여 상기 기준전압조정부에서 조정된 기준전압(VS)과 비교하고, 제2비교결과를 출력하는 제2비교부; 상기 제2비교부에서 출력되는 제2비교결과를 입력하여 클럭신호와 동기하여 아날로그 신호에 대한 디지탈 신호로 복원하는 복원부로 구성된 것을 특징으로 하는 디지탈 기록 재생 시스템에 있어서 데이터 검출장치.
  3. 제2항에 있어서, 상기 기준전압조정부는 상기 재생된 아날로그 신호가 기준레벨(VREF)보다 작은 경우에는 입력전압을 충전하고, 기준레벨(VREF)보다 큰 경우에는 입력적압을 방전하므로서 데이터 검출을 위한 기준전압(VS)을 조정하는 것을 특징으로 하는 디지탈 기록 재생 시스템에 있어서 데이터 검출장치.
KR1019940035069A 1994-12-19 1994-12-19 디지탈 기록/재생시스템에 있어서 데이타 검출방법 및 장치 KR0183704B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940035069A KR0183704B1 (ko) 1994-12-19 1994-12-19 디지탈 기록/재생시스템에 있어서 데이타 검출방법 및 장치
US08/483,842 US5576842A (en) 1994-12-19 1995-06-07 Data detection method and apparatus therefor for use in a digital recording/reproduction system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035069A KR0183704B1 (ko) 1994-12-19 1994-12-19 디지탈 기록/재생시스템에 있어서 데이타 검출방법 및 장치

Publications (2)

Publication Number Publication Date
KR960025579A KR960025579A (ko) 1996-07-20
KR0183704B1 true KR0183704B1 (ko) 1999-04-15

Family

ID=19402201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035069A KR0183704B1 (ko) 1994-12-19 1994-12-19 디지탈 기록/재생시스템에 있어서 데이타 검출방법 및 장치

Country Status (2)

Country Link
US (1) US5576842A (ko)
KR (1) KR0183704B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933459A (en) * 1996-12-30 1999-08-03 Intel Corporation Dual reference voltage input receiver for high speed data transmission
DE19715274A1 (de) * 1997-04-12 1998-10-15 Thomson Brandt Gmbh Gerät zum Lesen und/oder Beschreiben optischer Aufzeichnungsträger
US6084426A (en) * 1997-12-24 2000-07-04 Intel Corporation Compensated input receiver with controlled switch-point
JP3578043B2 (ja) 2000-04-14 2004-10-20 松下電器産業株式会社 電源電圧検出回路
TW571304B (en) * 2002-04-23 2004-01-11 Via Tech Inc Method and apparatus for tracing electric level of sampling signal
US7971076B2 (en) * 2007-09-28 2011-06-28 Infineon Technologies Ag Circuitry and method for monitoring a supply voltage
JP6504354B2 (ja) * 2014-05-22 2019-04-24 パナソニックＩｐマネジメント株式会社 受信装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5529482B2 (ko) * 1974-04-01 1980-08-04
US4065795A (en) * 1975-12-04 1977-12-27 Westinghouse Electric Corporation Recording technique for an audio/video program wherein the audio incorporates video change signals
NL8303559A (nl) * 1983-10-17 1985-05-17 Philips Nv Signaaluitvalskorrektieschakeling voor het korrigeren van videosignalen die door signaaluitvalsstoringen verstoord zijn.
JPS60163586A (ja) * 1984-02-06 1985-08-26 Hitachi Ltd 半導体画像メモリ装置
JPH0664862B2 (ja) * 1984-09-19 1994-08-22 株式会社日立製作所 デイジタル画像記録再生装置
KR900008245Y1 (ko) * 1986-04-15 1990-09-10 주식회사 금성사 화면 안정화회로
DE3831366A1 (de) * 1988-09-15 1990-03-29 Broadcast Television Syst Speicheranordnung fuer ein digitales videobandgeraet
DE69021265T2 (de) * 1989-05-19 1996-03-21 Sanyo Electric Co Schaltung zur Kompensation eines Aussetzfehlers.
US5398114A (en) * 1991-09-20 1995-03-14 Samsung Electronics Co., Ltd. Circuit for compensating for the drop-out of a reproduced video signal
US5418656A (en) * 1991-11-05 1995-05-23 Sankyo Seiki Mfg. Co., Ltd. Drop-out detecting circuit
JPH06150216A (ja) * 1992-11-02 1994-05-31 Sony Corp ディジタル信号再生方法とその装置

Also Published As

Publication number Publication date
US5576842A (en) 1996-11-19
KR960025579A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
KR850001946B1 (ko) 디지탈 파형 정형회로
KR0136773B1 (ko) 디지틀 자기 기록 시스템에 사용되는 판독 채널 검출기
JPH0132591B2 (ko)
KR0183704B1 (ko) 디지탈 기록/재생시스템에 있어서 데이타 검출방법 및 장치
US4571572A (en) Digital/analogue converter
KR100213032B1 (ko) 자기기록 재생장치에서 디지탈 신호 검출 장치
US5920533A (en) Clock signal extraction system for high density recording apparatus
JP2766245B2 (ja) ディジタル磁気記録再生装置におけるデ−タ再生方法及び回路
JP4032442B2 (ja) 同期回路
KR930022341A (ko) 정보 신호 기록 재생 장치
US6737998B1 (en) Method and device for correcting signal
JP3441040B2 (ja) １ビット信号のエラー検知方法および補完方法ならびに装置
KR0116500Y1 (ko) 데이타 검출장치
JP3439680B2 (ja) ディジタル変調回路
KR100189902B1 (ko) 광자기 디스크 기록장치의 디지탈 썸 밸류 제어회로
JPH0518485B2 (ko)
KR970060055A (ko) 자기기록/재생장치의 엔벨로프 검출회로
JPS60216627A (ja) デジタルデ−タ生成装置
KR100200097B1 (ko) 데이타 보상을 위한 디지탈 데이타 기록 재생장치
KR0165276B1 (ko) 데이타재생장치
KR0141198B1 (ko) 자동전위제어에 의한 데이타 복원장치
JP2940406B2 (ja) 位相比較回路及びｐｌｌ回路
JPS63113982A (ja) デジタル信号検出回路
JP3286025B2 (ja) ディジタル信号検出回路
KR970003243Y1 (ko) 등화회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee