JP2766245B2 - ディジタル磁気記録再生装置におけるデ−タ再生方法及び回路 - Google Patents
ディジタル磁気記録再生装置におけるデ−タ再生方法及び回路Info
- Publication number
- JP2766245B2 JP2766245B2 JP8054875A JP5487596A JP2766245B2 JP 2766245 B2 JP2766245 B2 JP 2766245B2 JP 8054875 A JP8054875 A JP 8054875A JP 5487596 A JP5487596 A JP 5487596A JP 2766245 B2 JP2766245 B2 JP 2766245B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- digital
- detector
- reproduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Description
【０００１】
【発明の属する技術分野】本発明はディジタル磁気記録
再生装置におけるデ−タ再生方法及び回路に係り、特に
記録媒体に記録されたディジタルデ−タの復元のとき発
生する恐れのあるグリッチエラ−を再生クロックとの同
期以前に取り除くことにより、記録媒体からディジタル
デ−タを忠実に再生するためのデ−タ再生方法及び回路
に関する。
再生装置におけるデ−タ再生方法及び回路に係り、特に
記録媒体に記録されたディジタルデ−タの復元のとき発
生する恐れのあるグリッチエラ−を再生クロックとの同
期以前に取り除くことにより、記録媒体からディジタル
デ−タを忠実に再生するためのデ−タ再生方法及び回路
に関する。
【０００２】
【従来の技術】図１はディジタル磁気記録再生装置にお
いて従来のデ−タ再生回路を示したブロック図である。
図１を参照するに、再生ヘッド（図示せず）を通して記
録媒体から再生されたディジタルデ−タは再生増幅器１
で所定のレベルに増幅されて再生等化器２に印加され
る。再生等化器２ではアナログ信号にさらに近似した再
生増幅器１の出力信号、すなわち、再生されたディジタ
ルデ−タ信号を元のディジタルデ−タへの転換が容易に
なるように波形補正を行った後、デ−タ検出器３に出力
する。
いて従来のデ−タ再生回路を示したブロック図である。
図１を参照するに、再生ヘッド（図示せず）を通して記
録媒体から再生されたディジタルデ−タは再生増幅器１
で所定のレベルに増幅されて再生等化器２に印加され
る。再生等化器２ではアナログ信号にさらに近似した再
生増幅器１の出力信号、すなわち、再生されたディジタ
ルデ−タ信号を元のディジタルデ−タへの転換が容易に
なるように波形補正を行った後、デ−タ検出器３に出力
する。
【０００３】デ−タ検出器３は再生等化器２の出力信号
から再生されたディジタルデ−タを復旧してデ−タ／ク
ロック同期部５に出力し、再生クロック復旧部４は再生
等化器２の出力信号から再生されたクロック信号を復旧
してデ−タ／クロック同期部５に出力する。デ−タ／ク
ロック同期部５は再生されたクロックに再生されたディ
ジタルデ−タを同期させて出力する。
から再生されたディジタルデ−タを復旧してデ−タ／ク
ロック同期部５に出力し、再生クロック復旧部４は再生
等化器２の出力信号から再生されたクロック信号を復旧
してデ−タ／クロック同期部５に出力する。デ−タ／ク
ロック同期部５は再生されたクロックに再生されたディ
ジタルデ−タを同期させて出力する。
【０００４】一般にディジタル磁気記録装置において磁
気記録媒体に記録されたディジタルデ−タを再生する場
合、再生されたディジタルデ−タは磁気記録媒体自体が
アナログ信号にさらに近い特性を持ち、磁気記録媒体の
微分特性によりアナログ信号特性を持つようになる。し
かしながら、前述した従来のデ−タ再生回路によりアナ
ログ特性を持つ再生ディジタルデ−タが元のディジタル
デ−タに復元されるとき、外部ノイズの影響又は再生等
化器の過度な高域強調特性などにより望ましくない成分
まで検出する場合がある。この望ましくない成分、すな
わち、グリッチ（glitch) は検出されたディジタルデ−
タのうち最高周波数成分のデ−タにより定められる最小
情報区間（minimum run length) よりはるかに短い先鋭
なディジタルデ−タの形態として示されるが、ディジタ
ルデ−タに含まれたグリッチ成分を放置したまま再生ク
ロックと同期させる場合に生じうる問題点を図２（Ａ）
〜（Ｃ）に示した。
気記録媒体に記録されたディジタルデ−タを再生する場
合、再生されたディジタルデ−タは磁気記録媒体自体が
アナログ信号にさらに近い特性を持ち、磁気記録媒体の
微分特性によりアナログ信号特性を持つようになる。し
かしながら、前述した従来のデ−タ再生回路によりアナ
ログ特性を持つ再生ディジタルデ−タが元のディジタル
デ−タに復元されるとき、外部ノイズの影響又は再生等
化器の過度な高域強調特性などにより望ましくない成分
まで検出する場合がある。この望ましくない成分、すな
わち、グリッチ（glitch) は検出されたディジタルデ−
タのうち最高周波数成分のデ−タにより定められる最小
情報区間（minimum run length) よりはるかに短い先鋭
なディジタルデ−タの形態として示されるが、ディジタ
ルデ−タに含まれたグリッチ成分を放置したまま再生ク
ロックと同期させる場合に生じうる問題点を図２（Ａ）
〜（Ｃ）に示した。
【０００５】図２（Ａ）〜図２（Ｃ）において、再生ク
ロック（図２（Ａ））の立上がりエッジでデ−タがクロ
ックに同期されると仮定すれば、すなわち、再生クロッ
ク（図２（Ａ））の現在の立上がりエッジでのデ−タの
状態を次の立上がりエッジまで保つ場合、図２（Ｂ）に
示したように、グリッチ＃１，＃３は再生クロック（図
２（Ａ））の立上がりエッジと重畳されなくてエラ−と
して検出されないが、グリッチ＃２，＃４は再生クロッ
ク（図２（Ａ））の立上がりエッジと重畳されていてデ
−タ／クロック同期部５の出力（図２（Ｃ））でエラ−
として検出されることがわかる。
ロック（図２（Ａ））の立上がりエッジでデ−タがクロ
ックに同期されると仮定すれば、すなわち、再生クロッ
ク（図２（Ａ））の現在の立上がりエッジでのデ−タの
状態を次の立上がりエッジまで保つ場合、図２（Ｂ）に
示したように、グリッチ＃１，＃３は再生クロック（図
２（Ａ））の立上がりエッジと重畳されなくてエラ−と
して検出されないが、グリッチ＃２，＃４は再生クロッ
ク（図２（Ａ））の立上がりエッジと重畳されていてデ
−タ／クロック同期部５の出力（図２（Ｃ））でエラ−
として検出されることがわかる。
【０００６】
【発明が解決しようとする課題】したがって、本発明の
目的は前述した問題点を解決するためにディジタル磁気
記録再生装置において、記録媒体に記録されたディジタ
ルデ−タの復元のとき発生する恐れのあるグリッチエラ
−を再生クロックとの同期以前に取り除くことにより、
記録媒体からディジタルデ−タを充実に再生するための
デ−タ再生方法を提供することにある。
目的は前述した問題点を解決するためにディジタル磁気
記録再生装置において、記録媒体に記録されたディジタ
ルデ−タの復元のとき発生する恐れのあるグリッチエラ
−を再生クロックとの同期以前に取り除くことにより、
記録媒体からディジタルデ−タを充実に再生するための
デ−タ再生方法を提供することにある。
【０００７】本発明の他の目的は前記デ−タ再生方法を
実現するのに好適な回路を提供することにある。
実現するのに好適な回路を提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するため
にディジタル磁気記録再生装置において本発明によるデ
−タ再生方法は、再生ヘッドを通して記録媒体から再生
されたディジタルデ−タから元のディジタルデ−タを検
出するデ−タ検出過程と、前記記録媒体から再生された
ディジタルデ−タで再生クロックを復旧する再生クロッ
ク復旧過程と、前記デ−タ検出過程で検出された元のデ
ィジタルデ−タに含まれたグリッチエラ−を取り除くグ
リッチエラ−除去過程と、前記グリッチエラ−除去過程
でグリッチエラ−の取り除かれたディジタルデ−タを再
生クロックに同期させて出力するデ−タ／クロック同期
過程とを含むことを特徴とする。
にディジタル磁気記録再生装置において本発明によるデ
−タ再生方法は、再生ヘッドを通して記録媒体から再生
されたディジタルデ−タから元のディジタルデ−タを検
出するデ−タ検出過程と、前記記録媒体から再生された
ディジタルデ−タで再生クロックを復旧する再生クロッ
ク復旧過程と、前記デ−タ検出過程で検出された元のデ
ィジタルデ−タに含まれたグリッチエラ−を取り除くグ
リッチエラ−除去過程と、前記グリッチエラ−除去過程
でグリッチエラ−の取り除かれたディジタルデ−タを再
生クロックに同期させて出力するデ−タ／クロック同期
過程とを含むことを特徴とする。
【０００９】前記他の目的を達成するためにディジタル
磁気記録再生装置において本発明によるデ−タ再生回路
は、再生ヘッドを通して記録媒体から再生されたディジ
タルデ−タを所定のレベルに増幅するための再生増幅器
と、前記再生増幅器から出力される再生ディジタルデ−
タを元のディジタルデ−タへの転換が容易になるように
波形補正を行うための再生等化器と、前記再生等化器か
ら出力されるディジタルデ−タから元のディジタルデ−
タを検出するためのデ−タ検出器と、前記再生等化器か
ら出力されるディジタルデ−タで再生クロックを復旧す
るための再生クロック復旧部と、前記デ−タ検出器で検
出された元のディジタルデ−タに含まれたグリッチエラ
−を取り除くためのグリッチエラ−除去部と、前記グリ
ッチエラ−除去部でグリッチエラ−が取り除かれて出力
されるディジタルデ−タを再生クロックに同期させて出
力するためのデ−タ／クロック同期部とを含むことを特
徴とする。
磁気記録再生装置において本発明によるデ−タ再生回路
は、再生ヘッドを通して記録媒体から再生されたディジ
タルデ−タを所定のレベルに増幅するための再生増幅器
と、前記再生増幅器から出力される再生ディジタルデ−
タを元のディジタルデ−タへの転換が容易になるように
波形補正を行うための再生等化器と、前記再生等化器か
ら出力されるディジタルデ−タから元のディジタルデ−
タを検出するためのデ−タ検出器と、前記再生等化器か
ら出力されるディジタルデ−タで再生クロックを復旧す
るための再生クロック復旧部と、前記デ−タ検出器で検
出された元のディジタルデ−タに含まれたグリッチエラ
−を取り除くためのグリッチエラ−除去部と、前記グリ
ッチエラ−除去部でグリッチエラ−が取り除かれて出力
されるディジタルデ−タを再生クロックに同期させて出
力するためのデ−タ／クロック同期部とを含むことを特
徴とする。
【００１０】
【発明の実施の形態】以下、添付した図面に基づき本発
明を詳細に説明する。図３に示したデ−タ再生回路は、
再生ヘッド（図示せず）を通して記録媒体から再生され
たディジタルデ−タを増幅するための再生増幅器１０
と、アナログ信号にさらに近似した再生増幅器１０の出
力信号を元のディジタルデ−タへの転換が容易になるよ
うに波形補正を行うための再生等化器２０と、再生等化
器２０の出力信号から再生ディジタルデ−タを復旧する
ためのデ−タ検出器３０と、再生等化器２０の出力信号
から再生クロックを復旧するための再生クロック復旧部
４０と、再生ディジタルデ−タを再生クロックに同期さ
せて出力するためのデ−タ／クロック同期部５０と、デ
−タ検出器３０とデ−タ／クロック同期部５０との間に
連結されてデ−タ検出器３０で復元されたディジタルデ
−タに含まれたグリッチエラ−を取り除くためのグリッ
チエラ−除去部１００とから構成される。
明を詳細に説明する。図３に示したデ−タ再生回路は、
再生ヘッド（図示せず）を通して記録媒体から再生され
たディジタルデ−タを増幅するための再生増幅器１０
と、アナログ信号にさらに近似した再生増幅器１０の出
力信号を元のディジタルデ−タへの転換が容易になるよ
うに波形補正を行うための再生等化器２０と、再生等化
器２０の出力信号から再生ディジタルデ−タを復旧する
ためのデ−タ検出器３０と、再生等化器２０の出力信号
から再生クロックを復旧するための再生クロック復旧部
４０と、再生ディジタルデ−タを再生クロックに同期さ
せて出力するためのデ−タ／クロック同期部５０と、デ
−タ検出器３０とデ−タ／クロック同期部５０との間に
連結されてデ−タ検出器３０で復元されたディジタルデ
−タに含まれたグリッチエラ−を取り除くためのグリッ
チエラ−除去部１００とから構成される。
【００１１】また、グリッチエラ−制御部１００は、デ
−タ検出器３０から出力されるディジタルデ−タに含ま
れたグリッチを除く純粋デ−タの各エッジ、即ち、遷移
区間でのみパルスを発生するためのデ−タ認識パルス発
生器６０と、デ−タ認識パルス発生器６０から出力され
るパルス信号とデ−タ検出器３０から出力されるグリッ
チを含むディジタルデ−タとから純粋デ−タのエッジを
検出するためのエッジ検出器７０と、デ−タエッジ検出
器７０から出力される信号を組み合わせてグリッチの取
り除かれた純粋デ−タに復旧するためのデ−タ復旧器８
０とから構成される。
−タ検出器３０から出力されるディジタルデ−タに含ま
れたグリッチを除く純粋デ−タの各エッジ、即ち、遷移
区間でのみパルスを発生するためのデ−タ認識パルス発
生器６０と、デ−タ認識パルス発生器６０から出力され
るパルス信号とデ−タ検出器３０から出力されるグリッ
チを含むディジタルデ−タとから純粋デ−タのエッジを
検出するためのエッジ検出器７０と、デ−タエッジ検出
器７０から出力される信号を組み合わせてグリッチの取
り除かれた純粋デ−タに復旧するためのデ−タ復旧器８
０とから構成される。
【００１２】また、デ−タエッジ検出器７０はデ−タ立
下がりエッジ検出器７１とデ−タ立上がりエッジ検出器
７２とから構成される。図４は図３におけるグリッチエ
ッジ除去部１００の詳細ブロック図である。図４におい
て、デ−タ認識パルス発生器６０はデ−タ検出器３０で
検出されたディジタルデ−タを微分するための微分器６
１と、微分器６１の出力信号と第１基準電圧−Ｖref と
を比較して第１矩形波を発生するための第１比較器６２
と、微分器６１の出力信号と第２基準電圧＋Ｖref とを
比較して第２矩形波を発生させるための第２比較器６３
とから構成される。
下がりエッジ検出器７１とデ−タ立上がりエッジ検出器
７２とから構成される。図４は図３におけるグリッチエ
ッジ除去部１００の詳細ブロック図である。図４におい
て、デ−タ認識パルス発生器６０はデ−タ検出器３０で
検出されたディジタルデ−タを微分するための微分器６
１と、微分器６１の出力信号と第１基準電圧−Ｖref と
を比較して第１矩形波を発生するための第１比較器６２
と、微分器６１の出力信号と第２基準電圧＋Ｖref とを
比較して第２矩形波を発生させるための第２比較器６３
とから構成される。
【００１３】また、デ−タエッジ検出器７０でデ−タ立
下がりエッジ検出器７１はデ−タ検出器３０の出力と第
１比較器６２の出力に対して論理積を行うＡＮＤゲ−ト
より構成され、デ−タ立上がりエッジ検出器７２はデ−
タ検出器３０の出力と第２比較器６３の出力に対して否
定論理積を行うＮＡＮＤゲ−トより構成される。また、
デ−タ復旧器８０はＡＮＤゲ−トの出力を反転クロック
信号として反転クロック端子を通して受信し、ＮＡＮＤ
ゲ−トの出力を反転リセット端子として反転リセット端
子を通して受信し、ハイレベルの反転セット信号を入力
端子（Ｊ，Ｋ）を通して受信するＪ−Ｋフリップフロッ
プ（Ｊ−Ｋ Ｆ／Ｆ）から構成される。
下がりエッジ検出器７１はデ−タ検出器３０の出力と第
１比較器６２の出力に対して論理積を行うＡＮＤゲ−ト
より構成され、デ−タ立上がりエッジ検出器７２はデ−
タ検出器３０の出力と第２比較器６３の出力に対して否
定論理積を行うＮＡＮＤゲ−トより構成される。また、
デ−タ復旧器８０はＡＮＤゲ−トの出力を反転クロック
信号として反転クロック端子を通して受信し、ＮＡＮＤ
ゲ−トの出力を反転リセット端子として反転リセット端
子を通して受信し、ハイレベルの反転セット信号を入力
端子（Ｊ，Ｋ）を通して受信するＪ−Ｋフリップフロッ
プ（Ｊ−Ｋ Ｆ／Ｆ）から構成される。
【００１４】図５（Ａ）〜図５（Ｈ）はグリッチエラ−
発生時、図４による各部の動作波形図であり、図５
（Ａ）はデ−タ検出器３０で検出されたディジタルデ−
タ、図５（Ｂ）は微分器６１の出力信号、図５（Ｃ）は
第２比較器６３の出力信号、図５（Ｄ）はＮＡＮＤゲ−
トの出力信号、図５（Ｅ）は第１比較器６２の出力信
号、図５（Ｆ）はＡＮＤゲ−トの出力信号、図５（Ｇ）
はＪ−ＫフリップフロップのＱ端子の出力信号、図５
（Ｈ）はＪ−Ｋフリップフロップの
発生時、図４による各部の動作波形図であり、図５
（Ａ）はデ−タ検出器３０で検出されたディジタルデ−
タ、図５（Ｂ）は微分器６１の出力信号、図５（Ｃ）は
第２比較器６３の出力信号、図５（Ｄ）はＮＡＮＤゲ−
トの出力信号、図５（Ｅ）は第１比較器６２の出力信
号、図５（Ｆ）はＡＮＤゲ−トの出力信号、図５（Ｇ）
はＪ−ＫフリップフロップのＱ端子の出力信号、図５
（Ｈ）はＪ−Ｋフリップフロップの
【００１５】
【外１】
【００１６】端子の出力信号をそれぞれ示す。さて、本
発明によるデ−タ再生回路の動作に対して図３乃至図５
（Ａ）〜図５（Ｈ）を参照して説明する。磁気記録媒体
から再生されて再生増幅器１０、再生等化器２０及びデ
−タ検出器３０を通過したディジタルデ−タは機器の内
部ノイズや外部ノイズなどの流入などにより図５（Ａ）
に示したようにパルスの間隔が極めて狭い先鋭な形態を
有するグリッチエラ−の混在するデ−タである。
発明によるデ−タ再生回路の動作に対して図３乃至図５
（Ａ）〜図５（Ｈ）を参照して説明する。磁気記録媒体
から再生されて再生増幅器１０、再生等化器２０及びデ
−タ検出器３０を通過したディジタルデ−タは機器の内
部ノイズや外部ノイズなどの流入などにより図５（Ａ）
に示したようにパルスの間隔が極めて狭い先鋭な形態を
有するグリッチエラ−の混在するデ−タである。
【００１７】デ−タ検出器３０から出力されるディジタ
ルデ−タ（図５（Ａ））はデ−タ認識パルス発生器６０
内の微分器６１を通して微分されて図５（Ｂ）のような
信号を出力する。この際、微分器６１の出力信号（図５
（Ｂ））はデ−タ検出器３０から出力されるディジタル
デ−タ（図５（Ａ））の各反転区間であるエッジで波形
が上方又は下方向きの微分特性を持ち、この場合、適正
な微分時定数を設定すれば、グリッチのようにパルス幅
の狭い区間ではその微分された信号の幅が他の区間より
はるかに小さくなる。
ルデ−タ（図５（Ａ））はデ−タ認識パルス発生器６０
内の微分器６１を通して微分されて図５（Ｂ）のような
信号を出力する。この際、微分器６１の出力信号（図５
（Ｂ））はデ−タ検出器３０から出力されるディジタル
デ−タ（図５（Ａ））の各反転区間であるエッジで波形
が上方又は下方向きの微分特性を持ち、この場合、適正
な微分時定数を設定すれば、グリッチのようにパルス幅
の狭い区間ではその微分された信号の幅が他の区間より
はるかに小さくなる。
【００１８】したがって、第１比較器６２と第２比較器
６３では、それぞれ微分器６１の出力信号（図５
（Ｂ））と所定の大きさの第１及び第２基準電圧−Ｖre
f ，＋Ｖref とを比較し、微分器６１の出力信号のうち
第１基準電圧−Ｖref 以下の区間と第２基準電圧＋Ｖre
f 以上の区間を検出して矩形波（図５（Ｅ）、図５
（Ｃ））の形態に出力する。すなわち、図５（Ｃ）は微
分器６１の出力信号（図５（Ｂ））でグリッチを除く純
粋デ−タの立上がりエッジが微分された区間のみを、図
５（Ｅ）は微分器６１の出力信号（図５（Ｂ））でグリ
ッチを除く純粋デ−タの立下がりエッジが微分された区
間のみを検出するものである。
６３では、それぞれ微分器６１の出力信号（図５
（Ｂ））と所定の大きさの第１及び第２基準電圧−Ｖre
f ，＋Ｖref とを比較し、微分器６１の出力信号のうち
第１基準電圧−Ｖref 以下の区間と第２基準電圧＋Ｖre
f 以上の区間を検出して矩形波（図５（Ｅ）、図５
（Ｃ））の形態に出力する。すなわち、図５（Ｃ）は微
分器６１の出力信号（図５（Ｂ））でグリッチを除く純
粋デ−タの立上がりエッジが微分された区間のみを、図
５（Ｅ）は微分器６１の出力信号（図５（Ｂ））でグリ
ッチを除く純粋デ−タの立下がりエッジが微分された区
間のみを検出するものである。
【００１９】デ−タ立下がりエッジ検出器７１であるＡ
ＮＤゲ−トは第１比較器６２の出力信号（図５（Ｅ））
とデ−タ検出器３０の出力（図５（Ａ））に対して論理
積を行い図５（Ｆ）のような信号を出力し、デ−タ立上
がりエッジ検出器７２であるＮＡＮＤゲ−トは第２比較
器６３の出力信号（図５（Ｃ））とデ−タ検出器３０の
出力（図５（Ａ））に対して否定論理積を行い図５
（Ｄ）のような信号を出力する。この際、図５（Ｄ）の
各立下がりエッジはデ−タ検出器３０から出力されるデ
ィジタルデ−タ（図５（Ａ））の純粋デ−タ区間のうち
立上がりエッジと一致し、図５（Ｆ）の各立下がりエッ
ジはデ−タ検出器３０から出力されるディジタルデ−タ
（図５（Ａ））の純粋デ−タ区間のうち立下がりエッジ
と一致する。
ＮＤゲ−トは第１比較器６２の出力信号（図５（Ｅ））
とデ−タ検出器３０の出力（図５（Ａ））に対して論理
積を行い図５（Ｆ）のような信号を出力し、デ−タ立上
がりエッジ検出器７２であるＮＡＮＤゲ−トは第２比較
器６３の出力信号（図５（Ｃ））とデ−タ検出器３０の
出力（図５（Ａ））に対して否定論理積を行い図５
（Ｄ）のような信号を出力する。この際、図５（Ｄ）の
各立下がりエッジはデ−タ検出器３０から出力されるデ
ィジタルデ−タ（図５（Ａ））の純粋デ−タ区間のうち
立上がりエッジと一致し、図５（Ｆ）の各立下がりエッ
ジはデ−タ検出器３０から出力されるディジタルデ−タ
（図５（Ａ））の純粋デ−タ区間のうち立下がりエッジ
と一致する。
【００２０】デ−タ復旧器８０のＪ−Ｋフリップフロッ
プではＮＡＮＤゲ−トの出力（図５（Ｄ））を反転リセ
ット端子ＲＥＳＥＴに印加し、ＡＮＤゲ−トの出力（図
５（Ｆ））を反転クロック端子ＣＫに印加した後、Ｊ，
Ｋ反転セット端子ＳＥＴを“ハイ”論理レベルとしてＪ
−Ｋフリップフロップをトグル状態とすることにより、
図５（Ｈ）のようにＱ出力端子からグリッチの取り除か
れたデ−タが復旧される。
プではＮＡＮＤゲ−トの出力（図５（Ｄ））を反転リセ
ット端子ＲＥＳＥＴに印加し、ＡＮＤゲ−トの出力（図
５（Ｆ））を反転クロック端子ＣＫに印加した後、Ｊ，
Ｋ反転セット端子ＳＥＴを“ハイ”論理レベルとしてＪ
−Ｋフリップフロップをトグル状態とすることにより、
図５（Ｈ）のようにＱ出力端子からグリッチの取り除か
れたデ−タが復旧される。
【００２１】
【発明の効果】前述したようにディジタル磁気記録再生
装置における本発明によるデ−タ再生方法及び回路では
記録媒体に記録されたディジタルデ−タの復元のとき発
生する恐れのあるグリッチエラ−を再生クロックとの同
期以前に取り除くことにより、後段に設けられる装置の
誤動作を防止し、全体再生系のビットエラ−率を改善す
る。
装置における本発明によるデ−タ再生方法及び回路では
記録媒体に記録されたディジタルデ−タの復元のとき発
生する恐れのあるグリッチエラ−を再生クロックとの同
期以前に取り除くことにより、後段に設けられる装置の
誤動作を防止し、全体再生系のビットエラ−率を改善す
る。
【図１】ディジタル磁気記録再生装置において従来のデ
−タ再生回路を示したブロック図である。
−タ再生回路を示したブロック図である。
【図２】（Ａ）〜（Ｃ）はグリッチエラ−発生時、図１
による各部の動作波形図である。
による各部の動作波形図である。
【図３】ディジタル磁気記録装置において本発明による
デ−タ再生回路を示したブロック図である。
デ−タ再生回路を示したブロック図である。
【図４】図３におけるグリッチエラ−除去部の詳細回路
図である。
図である。
【図５】（Ａ）〜（Ｈ）はグリッチエラ−発生時、図４
による各部の動作波形図である。
による各部の動作波形図である。
１０ 再生増幅器 ２０ 再生等化器 ３０ データ検出器 ４０ 再生クロック復旧部 ５０ データ／クロック同期部 ６０ データ認識パルス発生部 ７１ データ立下がりエッジ検出部 ７２ データ立上がりエッジ検出部 ８０ データ復旧器
Claims (6)
- 【請求項１】 ディジタル磁気記録再生装置において、 再生ヘッドを通して記録媒体から再生されたディジタル
デ−タから元のディジタルデ−タを検出するデ−タ検出
過程と、 前記記録媒体から再生されたディジタルデ−タで再生ク
ロックを復旧する再生クロック復旧過程と、 前記デ−タ検出過程で検出された元のディジタルデ−タ
に含まれたグリッチエラ−を取り除くグリッチエラ−除
去過程と、 前記グリッチエラ−除去過程でグリッチエラ−の取り除
かれたディジタルデ−タを再生クロックに同期させて出
力するデ−タ／クロック同期過程とを含むことを特徴と
するデ−タ再生方法。 - 【請求項２】 ディジタル磁気記録再生装置において、 再生ヘッドを通して記録媒体から再生されたディジタル
デ−タを所定のレベルに増幅するための再生増幅器と、 前記再生増幅器から出力される再生ディジタルデ−タを
元のディジタルデ−タへの転換が容易になるように波形
補正を行うための再生等化器と、 前記再生等化器から出力されるディジタルデ−タから元
のディジタルデ−タを検出するためのデ−タ検出器と、 前記再生等化器から出力されるディジタルデ−タで再生
クロックを復旧するための再生クロック復旧部と、 前記デ−タ検出器で検出された元のディジタルデ−タに
含まれたグリッチエラ−を取り除くためのグリッチエラ
−除去部と、 前記グリッチエラ−除去部でグリッチエラ−が取り除か
れて出力されるディジタルデ−タを再生クロックに同期
させて出力するためのデ−タ／クロック同期部とを含む
ことを特徴とするデ−タ再生回路。 - 【請求項３】 前記グリッチエラ−除去部は、 前記デ−タ検出器で検出されるディジタルデ−タに含ま
れたグリッチを除く純粋デ−タの各エッジでパルスを発
生するためのデ−タ認識パルス発生器と、 前記デ−タ認識パルス発生器から出力されるパルス信号
と前記デ−タ検出器から出力されるグリッチを含むディ
ジタルデ−タ信号とから純粋デ−タのエッジを検出する
ためのデ−タエッジ検出器と、 前記デ−タエッジ検出器から出力される信号を組み合わ
せてグリッチの取り除かれた純粋デ−タに復旧するため
のデ−タ復旧器とより構成されることを特徴とする請求
項２に記載のデ−タ再生回路。 - 【請求項４】 前記デ−タ認識パルス発生器は、 前記デ−タ検出器で検出されたディジタルデ−タを微分
するための微分器と、 前記微分器の出力信号と第１基準電圧とを比較し、前記
微分器の出力信号のうち、前記第１基準電圧以下の区間
に対して第１矩形波を発生させるための第１比較器と、 前記微分器の出力信号と第２基準電圧とを比較し、前記
微分器の出力信号のうち、前記第２基準電圧以上の区間
に対して第２矩形波を発生させるための第２比較器とよ
り構成されることを特徴とする請求項３に記載のデ−タ
再生回路。 - 【請求項５】 前記デ−タエッジ検出器は、 前記デ−タ検出器の出力と前記第１比較器の出力に対し
て論理積を行い前記デ−タ検出器で検出されたディジタ
ルデ−タの立下がりエッジを検出するためのＡＮＤゲ−
トと、 前記デ−タ検出器の出力と前記第２比較器の出力に対し
て否定論理積を行い前記デ−タ検出器で検出されたディ
ジタルデ−タの立上がりエッジを検出するためのＮＡＮ
Ｄゲ−トとより構成されることを特徴とする請求項４に
記載のデ−タ再生回路。 - 【請求項６】 前記デ−タ復旧器は前記ＡＮＤゲ−トの
出力を反転クロック信号として印加し、前記ＮＡＮＤゲ
−トの出力を反転リセット信号として印加し、Ｊ，Ｋ反
転セット信号を“ハイ”論理レベルとするＪ−Ｋフリッ
プフロップより構成されることを特徴とする請求項５に
記載のデ−タ再生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR5708/1995 | 1995-03-18 | ||
| KR1019950005708A KR100200845B1 (ko) | 1995-03-18 | 1995-03-18 | 디지탈 자기기록재생장치에 있어서 데이타 재생방법 및 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08263803A JPH08263803A (ja) | 1996-10-11 |
| JP2766245B2 true JP2766245B2 (ja) | 1998-06-18 |
Family
ID=19410073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8054875A Expired - Fee Related JP2766245B2 (ja) | 1995-03-18 | 1996-03-12 | ディジタル磁気記録再生装置におけるデ−タ再生方法及び回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5880898A (ja) |
| JP (1) | JP2766245B2 (ja) |
| KR (1) | KR100200845B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980011294A (ko) * | 1996-07-27 | 1998-04-30 | 구자홍 | 디지탈 데이타 복원장치 |
| JP3545163B2 (ja) * | 1997-04-10 | 2004-07-21 | パイオニア株式会社 | 信号変換装置及びディジタル情報記録装置 |
| US6987824B1 (en) * | 2000-09-21 | 2006-01-17 | International Business Machines Corporation | Method and system for clock/data recovery for self-clocked high speed interconnects |
| US6728649B2 (en) | 2002-02-01 | 2004-04-27 | Adtran, Inc. | Method and apparatus for removing digital glitches |
| US8982999B2 (en) * | 2012-09-30 | 2015-03-17 | Intel Corporation | Jitter tolerant receiver |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0777350B2 (ja) * | 1986-03-20 | 1995-08-16 | ナカミチ株式会社 | Ｄ／ａ変換器のグリッチ発生抑止回路 |
| JPS6476469A (en) * | 1987-09-18 | 1989-03-22 | Hitachi Ltd | Circuit for generating track passing-through pulse |
| US4965474A (en) * | 1988-09-16 | 1990-10-23 | Texas Instruments Incorporated | Glitch suppression circuit |
| JPH02128522A (ja) * | 1988-11-09 | 1990-05-16 | Nakamichi Corp | デグリッチ回路 |
| US5198710A (en) * | 1991-05-30 | 1993-03-30 | Texas Instruments Incorporated | Bi-directional digital noise glitch filter |
| JP2852165B2 (ja) * | 1991-11-12 | 1999-01-27 | 三星電子株式会社 | ディジタル磁気記録再生装置のピックアップ信号補正装置 |
| JP3419069B2 (ja) * | 1993-03-29 | 2003-06-23 | シーケイ・ウイトコ・コーポレーシヨン | シリル化エポキシ樹脂の水分散液 |
| JP3240016B2 (ja) * | 1993-05-11 | 2001-12-17 | ソニー株式会社 | 光デイスク装置及び光デイスク装置の評価方法 |
| KR0141213B1 (ko) * | 1993-12-30 | 1998-07-15 | 김광호 | 디지탈 브이시알의 가변속도 재생장치 |
-
1995
- 1995-03-18 KR KR1019950005708A patent/KR100200845B1/ko not_active IP Right Cessation
-
1996
- 1996-03-12 JP JP8054875A patent/JP2766245B2/ja not_active Expired - Fee Related
- 1996-03-13 US US08/613,947 patent/US5880898A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR960035571A (ko) | 1996-10-24 |
| KR100200845B1 (ko) | 1999-06-15 |
| JPH08263803A (ja) | 1996-10-11 |
| US5880898A (en) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0132591B2 (ja) | ||
| US6633443B1 (en) | Peak shift correction circuit and magnetic storage medium playback apparatus | |
| JPH0551982B2 (ja) | ||
| JP2766245B2 (ja) | ディジタル磁気記録再生装置におけるデ−タ再生方法及び回路 | |
| JP4055577B2 (ja) | クロック信号再生ｐｌｌ回路 | |
| JP3083221B2 (ja) | ディジタル信号再生装置及びディジタル信号再生方法 | |
| JPS61214278A (ja) | 情報再生方式 | |
| KR0183685B1 (ko) | 디지탈 자기기록재생장치 | |
| JP3439680B2 (ja) | ディジタル変調回路 | |
| JP3286025B2 (ja) | ディジタル信号検出回路 | |
| JPS63234451A (ja) | ドロツプアウト検出回路 | |
| JPS6285513A (ja) | スライスレベル自動設定回路 | |
| JPS6356871A (ja) | デジタルデ−タ生成装置 | |
| JPH0879059A (ja) | 基準クロック発生回路 | |
| JPS63113982A (ja) | デジタル信号検出回路 | |
| JPS63239655A (ja) | 情報記録再生装置 | |
| JPH10320917A (ja) | ディジタル信号処理方法およびディジタル信号再生装置 | |
| JPH0743890B2 (ja) | デイジタル信号伝送装置 | |
| JPH04372774A (ja) | ディジタルデータ再生方法 | |
| JPH0682493B2 (ja) | デイジタル信号再生装置 | |
| JPH07334930A (ja) | 再生装置 | |
| JPH0845185A (ja) | 情報再生装置 | |
| JPS63113981A (ja) | デジタル信号検出回路 | |
| JPH11185397A (ja) | 位相同期制御回路 | |
| JPS59217216A (ja) | 磁気記録の復調方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100403 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |