JP3286025B2 - ディジタル信号検出回路 - Google Patents
ディジタル信号検出回路Info
- Publication number
- JP3286025B2 JP3286025B2 JP17710293A JP17710293A JP3286025B2 JP 3286025 B2 JP3286025 B2 JP 3286025B2 JP 17710293 A JP17710293 A JP 17710293A JP 17710293 A JP17710293 A JP 17710293A JP 3286025 B2 JP3286025 B2 JP 3286025B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- equalized
- waveform
- circuit
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、記録媒体から読み出さ
れた再生信号をＡ／Ｄ（アナログ／ディジタル）変換し
て、ディジタル信号を検出するディジタル信号検出回路
に関するものである。
れた再生信号をＡ／Ｄ（アナログ／ディジタル）変換し
て、ディジタル信号を検出するディジタル信号検出回路
に関するものである。
【０００２】
【従来の技術】第１の従来例として、特開平４−１６２
２６２号公報に開示されている磁気記録装置のディジタ
ル信号検出回路では、磁気記録媒体から読み出された再
生信号を波形整形回路（波形等化器）に入力することに
より、符号ビット間の干渉を取り除いている。波形整形
回路で得られた等化信号は、Ａ／Ｄコンバーターと２値
化回路に入力される。２値化回路では、等化信号を２値
化することにより、２値化信号が生成される。２値化信
号はクロック発生回路に入力され、２値化信号に同期し
たクロック信号が生成される。Ａ／Ｄコンバーターは、
このクロック信号に基づいて、等化信号をディジタル信
号に変換している。
２６２号公報に開示されている磁気記録装置のディジタ
ル信号検出回路では、磁気記録媒体から読み出された再
生信号を波形整形回路（波形等化器）に入力することに
より、符号ビット間の干渉を取り除いている。波形整形
回路で得られた等化信号は、Ａ／Ｄコンバーターと２値
化回路に入力される。２値化回路では、等化信号を２値
化することにより、２値化信号が生成される。２値化信
号はクロック発生回路に入力され、２値化信号に同期し
たクロック信号が生成される。Ａ／Ｄコンバーターは、
このクロック信号に基づいて、等化信号をディジタル信
号に変換している。
【０００３】また、第２の従来例として、特開平３−１
６６８３９号公報に開示されたディジタル信号検出回路
では、上記のＡ／Ｄコンバーターからのディジタル検出
信号をさらに第２の等化器に入力することにより、ディ
ジタル信号のばらつきを低減している。
６６８３９号公報に開示されたディジタル信号検出回路
では、上記のＡ／Ｄコンバーターからのディジタル検出
信号をさらに第２の等化器に入力することにより、ディ
ジタル信号のばらつきを低減している。
【０００４】
【発明が解決しようとする課題】ところで、上記第１の
従来例の構成では、２値化信号のジッターが最小になる
ように波形整形回路の特性を設定した場合、すなわち、
図４（ｂ）に示すような２値化信号が得られるように波
形整形回路の特性を設定した場合、図４（ｃ）に示すよ
うに、ジッターがほとんどないクロック信号が得られ
る。したがって、Ａ／Ｄ変換を行う時刻（図の変換点Ｋ
に対応）が正確に定まる。しかしながら、この場合、変
換点Ｋにおける等化信号のアイ開口率が図４（ａ）に示
すように低下するため、正確なディジタル信号が得られ
ないという問題点を有している。
従来例の構成では、２値化信号のジッターが最小になる
ように波形整形回路の特性を設定した場合、すなわち、
図４（ｂ）に示すような２値化信号が得られるように波
形整形回路の特性を設定した場合、図４（ｃ）に示すよ
うに、ジッターがほとんどないクロック信号が得られ
る。したがって、Ａ／Ｄ変換を行う時刻（図の変換点Ｋ
に対応）が正確に定まる。しかしながら、この場合、変
換点Ｋにおける等化信号のアイ開口率が図４（ａ）に示
すように低下するため、正確なディジタル信号が得られ
ないという問題点を有している。
【０００５】これを回避するため、等化信号のアイ開口
率が最大となるように波形整形回路の特性を設定した場
合、図５（ａ）に示すように、変換点Ｋにおいて符号間
干渉がほとんどない等化信号が得られる。しかしなが
ら、この場合、図５（ｂ）に示すように、２値化信号に
ジッターが発生するため、図５（ｃ）に示すように、Ａ
／Ｄ変換を行う時刻が正確に定まらない。したがって、
この場合においても、正確なディジタル信号が得られな
いという問題点を有している。
率が最大となるように波形整形回路の特性を設定した場
合、図５（ａ）に示すように、変換点Ｋにおいて符号間
干渉がほとんどない等化信号が得られる。しかしなが
ら、この場合、図５（ｂ）に示すように、２値化信号に
ジッターが発生するため、図５（ｃ）に示すように、Ａ
／Ｄ変換を行う時刻が正確に定まらない。したがって、
この場合においても、正確なディジタル信号が得られな
いという問題点を有している。
【０００６】また、第２の従来例の構成でも、上記と同
様に、Ａ／Ｄコンバーターと２値化回路へは、同一の波
形等化器の出力信号を入力しているため、上記と同様の
問題点を有している。
様に、Ａ／Ｄコンバーターと２値化回路へは、同一の波
形等化器の出力信号を入力しているため、上記と同様の
問題点を有している。
【０００７】なお、第２の従来例では、Ａ／Ｄコンバー
ターの後段にパーシャルレスポンス用の第２の等化器を
付加し、ディジタル信号の信頼性を向上させているが、
２値化信号のジッターが最小になるように等化特性を調
整した場合、第１の等化器の帯域が増大し、等化信号Ｈ
のＳ／Ｎの劣化が生じ、ディジタル信号のばらつきが増
大する。これは符号間干渉が原因ではないため、第２の
等化器で低減することは困難である。また、等化信号の
アイ開口率が大きくなるように等化特性を調整した場
合、変換点Ｋのジッターが増大し、Ａ／Ｄ変換後のディ
ジタル信号のばらつきが生じるが、第２の等化器によっ
てこのディジタル信号のばらつきを低減させることは困
難である。
ターの後段にパーシャルレスポンス用の第２の等化器を
付加し、ディジタル信号の信頼性を向上させているが、
２値化信号のジッターが最小になるように等化特性を調
整した場合、第１の等化器の帯域が増大し、等化信号Ｈ
のＳ／Ｎの劣化が生じ、ディジタル信号のばらつきが増
大する。これは符号間干渉が原因ではないため、第２の
等化器で低減することは困難である。また、等化信号の
アイ開口率が大きくなるように等化特性を調整した場
合、変換点Ｋのジッターが増大し、Ａ／Ｄ変換後のディ
ジタル信号のばらつきが生じるが、第２の等化器によっ
てこのディジタル信号のばらつきを低減させることは困
難である。
【０００８】
【課題を解決するための手段】本発明は、記録媒体から
読み出された再生信号を波形等化することにより第１の
等化信号を出力する第１の波形等化器と、第１の等化信
号をクロック信号に基づいてアナログ／ディジタル変換
するアナログ／ディジタルコンバーターと、再生信号ま
たは第１の等化信号のいずれかを波形等化することによ
り第２の等化信号を出力する第２の波形等化器と、第２
の等化信号を２値化することにより２値化信号を出力す
る２値化回路と、２値化信号に同期したクロック信号を
発生するクロック発生回路とが備えられていることを特
徴とするディジタル信号検出回路である。
読み出された再生信号を波形等化することにより第１の
等化信号を出力する第１の波形等化器と、第１の等化信
号をクロック信号に基づいてアナログ／ディジタル変換
するアナログ／ディジタルコンバーターと、再生信号ま
たは第１の等化信号のいずれかを波形等化することによ
り第２の等化信号を出力する第２の波形等化器と、第２
の等化信号を２値化することにより２値化信号を出力す
る２値化回路と、２値化信号に同期したクロック信号を
発生するクロック発生回路とが備えられていることを特
徴とするディジタル信号検出回路である。
【０００９】
【作用】上記の構成によれば、正確なディジタル信号が
得られ、情報を正確に再生することが可能になる。
得られ、情報を正確に再生することが可能になる。
【００１０】
【実施例】本発明の第１実施例について図１および図２
に基づいて説明すれば、以下のとおりである。
に基づいて説明すれば、以下のとおりである。
【００１１】本実施例のディジタル信号検出回路は、図
１に示すように、磁気ヘッドや光学ヘッド等のピックア
ップ３により記録媒体から読み出された再生信号をディ
ジタル信号に変換して出力するものである。
１に示すように、磁気ヘッドや光学ヘッド等のピックア
ップ３により記録媒体から読み出された再生信号をディ
ジタル信号に変換して出力するものである。
【００１２】ディジタル信号検出回路は、ピックアップ
３からの再生信号から符号ビット間の干渉を取り除く２
系統の波形等化器１（第１の波形等化器）、２（第２の
波形等化器）と、波形等化器２で得られた等化信号２ａ
（第２の等化信号）を２値化する２値化回路５と、２値
化回路５で得られた２値化信号に同期したクロック信号
を生成するクロック発生回路６と、クロック発生回路６
からのクロック信号に基づいて波形等化器１で得られた
等化信号１ａ（第１の等化信号）をＡ／Ｄ変換し、ディ
ジタル信号として出力するＡ／Ｄコンバーター４とを備
えている。
３からの再生信号から符号ビット間の干渉を取り除く２
系統の波形等化器１（第１の波形等化器）、２（第２の
波形等化器）と、波形等化器２で得られた等化信号２ａ
（第２の等化信号）を２値化する２値化回路５と、２値
化回路５で得られた２値化信号に同期したクロック信号
を生成するクロック発生回路６と、クロック発生回路６
からのクロック信号に基づいて波形等化器１で得られた
等化信号１ａ（第１の等化信号）をＡ／Ｄ変換し、ディ
ジタル信号として出力するＡ／Ｄコンバーター４とを備
えている。
【００１３】上記の波形等化器１の等化特性は、Ａ／Ｄ
コンバーター４に入力される等化信号１ａの、Ａ／Ｄ変
換時における符号ビット間の干渉を低減させるよう設定
されている。一方、上記の波形等化器２の等化特性は、
２値化回路５に入力される等化信号２ａの、２値化時に
おける符号ビット間の干渉を低減させるように設定され
ている。
コンバーター４に入力される等化信号１ａの、Ａ／Ｄ変
換時における符号ビット間の干渉を低減させるよう設定
されている。一方、上記の波形等化器２の等化特性は、
２値化回路５に入力される等化信号２ａの、２値化時に
おける符号ビット間の干渉を低減させるように設定され
ている。
【００１４】上記の構成において、ピックアップ３から
の再生信号は波形等化器１、２に入力される。
の再生信号は波形等化器１、２に入力される。
【００１５】波形等化器２では、図２（ａ）に示すよう
に、２値化回路５で２値化するときに符号ビット間の干
渉があまり起こらないような等化信号２ａが得られる。
これにより、２値化回路５では、同図（ｂ）に示すよう
に、ジッターのほとんどない２値化信号が得られる。ク
ロック発生回路６では、２値化信号に同期したクロック
信号を生成するため、同図（ｃ）に示すように、ほとん
どジッターを含まないクロック信号が得られる。したが
って、Ａ／Ｄ変換を行う時刻（図の変換点Ｋに対応）が
正確に定まる。
に、２値化回路５で２値化するときに符号ビット間の干
渉があまり起こらないような等化信号２ａが得られる。
これにより、２値化回路５では、同図（ｂ）に示すよう
に、ジッターのほとんどない２値化信号が得られる。ク
ロック発生回路６では、２値化信号に同期したクロック
信号を生成するため、同図（ｃ）に示すように、ほとん
どジッターを含まないクロック信号が得られる。したが
って、Ａ／Ｄ変換を行う時刻（図の変換点Ｋに対応）が
正確に定まる。
【００１６】波形等化器１では、同図（ｄ）に示すよう
に、Ａ／Ｄコンバーター４でＡ／Ｄ変換するときに符号
ビット間の干渉があまり起こらないような等化信号１ａ
が得られる。つまり、アイ開口率が増大した等化信号１
ａが得られる。
に、Ａ／Ｄコンバーター４でＡ／Ｄ変換するときに符号
ビット間の干渉があまり起こらないような等化信号１ａ
が得られる。つまり、アイ開口率が増大した等化信号１
ａが得られる。
【００１７】Ａ／Ｄコンバーター４では、波形等化器１
からのアイ開口率が増大した等化信号１ａが、クロック
発生回路６からのほとんどジッターを含まないクロック
信号に基づいてＡ／Ｄ変換される。これにより、正確な
ディジタル信号を得ることができる。したがって、情報
を正確に再生することが可能になる。
からのアイ開口率が増大した等化信号１ａが、クロック
発生回路６からのほとんどジッターを含まないクロック
信号に基づいてＡ／Ｄ変換される。これにより、正確な
ディジタル信号を得ることができる。したがって、情報
を正確に再生することが可能になる。
【００１８】本発明の第２実施例について図３に基づい
て説明すれば、以下のとおりである。なお、説明の便宜
上、前記の実施例の図面に示した部材と同一の機能を有
する部材には、同一の符号を付記し、その説明を省略す
る。
て説明すれば、以下のとおりである。なお、説明の便宜
上、前記の実施例の図面に示した部材と同一の機能を有
する部材には、同一の符号を付記し、その説明を省略す
る。
【００１９】本実施例のディジタル信号検出回路は、波
形等化器２に、ピックアップ３からの再生信号を入力す
るのではなく、図３に示すように、波形等化器１からの
等化信号１ａを入力する点で前記実施例とは異なってい
る。
形等化器２に、ピックアップ３からの再生信号を入力す
るのではなく、図３に示すように、波形等化器１からの
等化信号１ａを入力する点で前記実施例とは異なってい
る。
【００２０】上記の構成において、ピックアップ３から
の再生信号は波形等化器１に入力される。
の再生信号は波形等化器１に入力される。
【００２１】波形等化器１では、前記実施例と同様に、
アイ開口率が増大した等化信号１ａが得られる。
アイ開口率が増大した等化信号１ａが得られる。
【００２２】波形等化器２では、波形等化器１からの等
化信号１ａを基にして、前記実施例と同様に、２値化回
路５で２値化するときに符号ビット間の干渉があまり起
こらないような等化信号２ａが得られる。その結果、前
記実施例と同様に、クロック発生回路６において、ほと
んどジッターを含まないクロック信号が得られる。
化信号１ａを基にして、前記実施例と同様に、２値化回
路５で２値化するときに符号ビット間の干渉があまり起
こらないような等化信号２ａが得られる。その結果、前
記実施例と同様に、クロック発生回路６において、ほと
んどジッターを含まないクロック信号が得られる。
【００２３】Ａ／Ｄコンバーター４では、前記実施例と
同様に、波形等化器１からのアイ開口率が増大した等化
信号１ａが、クロック発生回路６からのほとんどジッタ
ーを含まないクロック信号に基づいてＡ／Ｄ変換され
る。これにより、正確なディジタル信号を得ることがで
きる。したがって、情報を正確に再生することが可能に
なる。
同様に、波形等化器１からのアイ開口率が増大した等化
信号１ａが、クロック発生回路６からのほとんどジッタ
ーを含まないクロック信号に基づいてＡ／Ｄ変換され
る。これにより、正確なディジタル信号を得ることがで
きる。したがって、情報を正確に再生することが可能に
なる。
【００２４】本実施例のディジタル信号検出回路は、光
磁気ディスク装置、追記型の光ディスク装置、光カード
装置、光テープ装置、磁気ディスク装置、磁気カード装
置、磁気テープ装置等の情報記録・再生装置に幅広く使
用され得る。
磁気ディスク装置、追記型の光ディスク装置、光カード
装置、光テープ装置、磁気ディスク装置、磁気カード装
置、磁気テープ装置等の情報記録・再生装置に幅広く使
用され得る。
【００２５】また、上述の実施例では通常の波形等化を
例に挙げたが、これに限らず、パーシャルレスポンス等
化にも本発明を応用できる。
例に挙げたが、これに限らず、パーシャルレスポンス等
化にも本発明を応用できる。
【００２６】本発明に対応するディジタル信号検出回路
は、記録媒体から読み出された再生信号を波形等化する
ことにより等化信号１ａを出力する波形等化器１と、等
化信号１ａをクロック信号に基づいてＡ／Ｄ変換するＡ
／Ｄコンバーター４と、再生信号または等化信号１ａの
いずれかを波形等化することにより等化信号２ａを出力
する波形等化器２と、等化信号２ａを２値化することに
より２値化信号を出力する２値化回路５と、２値化信号
に同期したクロック信号を発生するクロック発生回路６
とが備えられている構成である。
は、記録媒体から読み出された再生信号を波形等化する
ことにより等化信号１ａを出力する波形等化器１と、等
化信号１ａをクロック信号に基づいてＡ／Ｄ変換するＡ
／Ｄコンバーター４と、再生信号または等化信号１ａの
いずれかを波形等化することにより等化信号２ａを出力
する波形等化器２と、等化信号２ａを２値化することに
より２値化信号を出力する２値化回路５と、２値化信号
に同期したクロック信号を発生するクロック発生回路６
とが備えられている構成である。
【００２７】したがって、波形等化器１により、等化信
号１ａの、アナログ／ディジタル変換時における符号ビ
ット間の干渉を低減させることができ、波形等化器２に
より、等化信号２ａの、２値化時における符号ビット間
の干渉を低減させることができる。これにより、正確な
ディジタル信号が得られるので、情報を正確に再生する
ことが可能になる。
号１ａの、アナログ／ディジタル変換時における符号ビ
ット間の干渉を低減させることができ、波形等化器２に
より、等化信号２ａの、２値化時における符号ビット間
の干渉を低減させることができる。これにより、正確な
ディジタル信号が得られるので、情報を正確に再生する
ことが可能になる。
【００２８】
【発明の効果】本発明によれば、正確なディジタル信号
が得られ、情報を正確に再生することが可能になる。
が得られ、情報を正確に再生することが可能になる。
【図１】本発明の第１実施例を示すものであり、ディジ
タル信号検出回路の概略の構成を示すブロック図であ
る。
タル信号検出回路の概略の構成を示すブロック図であ
る。
【図２】図１のディジタル信号検出回路の波形図であ
る。
る。
【図３】本発明の第２実施例を示すものであり、ディジ
タル信号検出回路の概略の構成を示すブロック図であ
る。
タル信号検出回路の概略の構成を示すブロック図であ
る。
【図４】従来のディジタル信号検出回路の波形図であ
る。
る。
【図５】従来のディジタル信号検出回路の波形図であ
る。
る。
１ 波形等化器（第１の波形等化器） １ａ 等化信号（第１の等化信号） ２ 波形等化器（第２の波形等化器） ２ａ 等化信号（第２の等化信号） ４ Ａ／Ｄコンバーター ５ ２値化回路 ６ クロック発生器
Claims (1)
- 【請求項１】記録媒体から読み出された再生信号を波形
等化することにより第１の等化信号を出力する第１の波
形等化器と、第１の等化信号をクロック信号に基づいて
アナログ／ディジタル変換するアナログ／ディジタルコ
ンバーターと、再生信号または第１の等化信号のいずれ
かを波形等化することにより第２の等化信号を出力する
第２の波形等化器と、第２の等化信号を２値化すること
により２値化信号を出力する２値化回路と、２値化信号
に同期したクロック信号を発生するクロック発生回路と
が備えられていることを特徴とするディジタル信号検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17710293A JP3286025B2 (ja) | 1993-07-16 | 1993-07-16 | ディジタル信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17710293A JP3286025B2 (ja) | 1993-07-16 | 1993-07-16 | ディジタル信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0729306A JPH0729306A (ja) | 1995-01-31 |
| JP3286025B2 true JP3286025B2 (ja) | 2002-05-27 |
Family
ID=16025188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17710293A Expired - Lifetime JP3286025B2 (ja) | 1993-07-16 | 1993-07-16 | ディジタル信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3286025B2 (ja) |
-
1993
- 1993-07-16 JP JP17710293A patent/JP3286025B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0729306A (ja) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0132591B2 (ja) | ||
| JPS5834002B2 (ja) | デイジタル信号の磁気記録再生方式 | |
| US5808994A (en) | Data reproduction apparatus | |
| KR100462536B1 (ko) | 디지탈정보신호의전송,기록및재생 | |
| JP3286025B2 (ja) | ディジタル信号検出回路 | |
| JP2766245B2 (ja) | ディジタル磁気記録再生装置におけるデ−タ再生方法及び回路 | |
| JPS61214278A (ja) | 情報再生方式 | |
| JPH05198100A (ja) | 光学式記録媒体を用いた情報記録再生装置 | |
| JP3439680B2 (ja) | ディジタル変調回路 | |
| JPS6131546B2 (ja) | ||
| JPH01199306A (ja) | 再生歪補償装置 | |
| JP2755017B2 (ja) | 記録信号のチェック回路 | |
| JP3441040B2 (ja) | １ビット信号のエラー検知方法および補完方法ならびに装置 | |
| KR960032333A (ko) | 디지탈 신호 기록 방법 및 장치, 디지탈 신호 기록 매체, 및 디지탈 신호 전송 방법 및 장치 | |
| JP2834182B2 (ja) | デイジタル信号の変調および復調方式 | |
| JP2845878B2 (ja) | デジタル同期信号の記録再生方法 | |
| JPS63113982A (ja) | デジタル信号検出回路 | |
| JP2830675B2 (ja) | コード変換方法 | |
| JP2870060B2 (ja) | 符号化方法 | |
| JPH09128892A (ja) | ディスク再生装置およびその方法 | |
| JPH05303838A (ja) | ディジタル信号再生装置 | |
| JPS63239655A (ja) | 情報記録再生装置 | |
| JPH0750808A (ja) | 映像信号処理回路 | |
| JPS6386156A (ja) | デジタル再生装置 | |
| JPH10241170A (ja) | サーボ信号生成装置およびそれを使用したディスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080308 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120308 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120308 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130308 Year of fee payment: 11 |