JPS6131546B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、PCM（パルス符号変調）記録方法
に関し、更に詳細には、PCM再生において直流
平均レベルを略一定に保つことが可能なように２
重又は多重記録を行うPCM記録方法に関する。

汎用のVTR（ビデオテープレコーダ）を使用
して音声信号をPCM記録再生すること、及びビ
デオデイスクと同様なデイスクにて音声信号を
PCM記録再生することは既に開発されている。
この種の装置においては、一般にPCM信号を記
録媒体にFM記録するので、再生装置にはFM復
調器を設け、このFM復調器から得られる復調波
を低域通過フイルタを通した後に増幅器で増幅
し、しかる後、複合PCM信号からデータを検出
する。

ところで、各段の結合方式にはAC結合方式と
直結方式との２種類がある。前者のコンデンサを
使用したAC結合方式は、ACアンプでのドリフト
等があまり問題にならないので回路設計が容易で
あるという長所を有している反面、信号の直流平
均レベルが変化するので、クランプ回路を設けな
ければならないという欠点がある。またクランプ
回路は、一般にダイオードとクランプする電源と
によつて構成されるが、温度によつてクランプレ
ベルが変動するという問題及びドロツプアウト時
にミスクランプが生じるという問題がある。一
方、後者の直結方式はクランプ回路が不要であ
り、かつダイナミツクレンジを大きくとれる等の
長所を有する反面、復調器及びアンプでのドリフ
トを厳しく制限しなければならないので回路が複
雑且つ高価になるという欠点がある。

そこで、本発明の目的は、PCM再生における
直流平均レベルの変動を少なくしたPCM信号記
録方法を提供することにある。

上記目的を達成するための本発明に係わる
PCM信号記録方法は、同一トラツク上にPCM信
号と、該PCM信号を論理否定した形式の論理否
定PCM信号とを交互に記録することを特徴とす
るものである。

上述本発明において、交互に配列されるPCM
信号及び論理否定PCM信号は単位データのPCM
信号又は複数のデータ即ちデータ群のPCM信号
である。また論理否定PCM信号とは例えば
〔101000〕のPCM信号の“１”と“０”とを入れ
替えた〔010111〕のような信号を意味する。また
PCM信号と論理否定PCM信号との交互の記録と
は、ある情報ＡのPCM信号を記録し、次に同一
情報Ａの論理否定PCM信号を記録する２重記録
形態のみならず、ある情報ＡのPCM信号を記録
し、次に同一情報Ａの論理否定PCM信号を記録
し、次に同一情報ＡのPCM信号を再び記録し、
次に同一情報Ａの論理否定PCM信号を再び記録
するような多重記録形態も意味している。

上記本発明によれば、ドロツプアウトを補償す
るために２重又は偶数回の記録を行うに際し、半
分の記録が論理否定形式で記録されるので、
PCM信号と論理否定PCM信号との間でレベル変
動の打ち消し合いが生じ、直流平均レベルは略一
定に保たれる。従つて、PCM再生においてAC結
合をしてもクランプ回路が不要となり、回路構成
を簡略化することが可能になる。また温度変化に
よるクランプレベルの変動及びミスクランプの問
題等を防ぐことが出来る。

以下、図面を参照して本発明の実施例を説明す
る。

本発明に係わる２重記録回路が設けられている
VTRを利用したPCM記録再生装置の記録部を示
す第１図において、入力端子１１からサンプルホ
ールド回路１２に音声信号等のアナログ信号が入
力されれば、クロツク信号発生器１０から付与さ
れるクロツク信号に基づく所定のサンプリング周
期でアナログ信号のサンプルホールドが行われ
る。サンプルホールド回路１２にはアナログ−デ
ジタル変換器即ちＡ−Ｄ変換器１３が接続されて
いるので、サンプルホールドされたアナログ信号
がデジタル信号に変換される。Ａ−Ｄ変換器１３
からは並列デジタル信号が出力され、スクラツ
チ・パツド・メモリ１４に第２図Ａに示す如く順
次に書き込まれる。メモリ１４は書き込みアドレ
ス回路１５と読み出しアドレス回路１６とに制御
されてデータを記憶し、またデータを送出する。
読み出しアドレス回路１６の読み出しクロツク周
波数_２は書き込みアドレス回路１５の書き込み
クロツク周波数_１の約２倍に設定されており、
メモリ１４からは２重記録によつてドロツプアウ
トを補償するために第２図Ｂに示す如く同一デー
タが２回読み出される。第２図Ｂでは第１回目の
読み出しデータをＡで示し第２回目の読み出しデ
ータをA′で示しているが、Ａ＝A′である。また
Ｂ＝B′及びＣ＝C′である。メモリ１４の出力段
には論理否定PCM信号形成回路１７が設けられ
ているので、論理否定をしないPCM信号と論理
否定をしたPCM信号との２種類の信号が得られ
る。しかし、データ選択回路１８が設けられ、こ
れにメモリ１４の出力が直接に結合されていると
共に論理否定PCM信号形成回路１７の出力が結
合されているので、両方の出力が同時に出力され
ることはない。データ選択回路１８は選択制御回
路１９に制御されて、メモリ１４の出力と論理否
定PCM信号形成回路の出力とを交互に選択す
る。今、メモリ１４からのデータＡの読み出しに
続いて再び同一データＡが読み出されると、第２
図Ｂに示す如く実質的に同一情報のデータがＡ，
A′のように配列されたメモリ出力が得られる。
これと共に論理否定PCM信号形成回路１７から
は第２図Ｃに示す如く論理否定形式のデータ，
′が得られる。データ選択回路１８はまずメモ
リ１４の出力からデータＡを選択し、次に論理否
定PCM信号形成回路１７の出力からデータ′を
選択する。従つてデータ選択回路１８からは第２
図Ｄに示す如くＡ，′の配列でデータ部が得ら
れる。データ選択回路１８の出力に接続された並
列一直列変換器２０は並列PCM信号を第２図Ｅ
に示すような直列PCM信号に変換する。この実
施例ではデータＡが〔101001〕からなる６ビツト
のデジタル信号であり、データ′は〔010110〕
からなる６ビツトのデジタル信号である。データ
Ａとデータ′との比較から明らかなようにデー
タ′はデータＡの論理否定形式のPCM信号であ
り、データＡと同一情報を含む。従つて、データ
Ａを２回配列させたと同一の効果を有する。

データ選択回路１８の出力は次段の直列−並列
変換器２０に送られると共に、パリテイビツト発
生器２７に送られる。パリテイビツト発生器２７
から出力されるパリテイビツトは直列−並列変換
器２０にてデータに付加される。従つて正確には
パリテイビツトを付す前のデジタル信号とパリテ
イビツトを付した後のデジタル信号とは異なる
が、説明の都合上、同一信号として取扱う。

並列−直列変換器２０から得られるPCM信号
には同期信号回路２１から例えば1/60sec毎に発
生する大区別同期信号（以下垂直同期信号と呼
ぶ）及び第２図ＦにおいてＦで示すデータ抜き取
り用の小区別同期信号（以下フレーム同期信号と
呼ぶ）を加算回路２２で付加し、例えば“１”
“０”“−１”からなる３値構成の複合PCM信号
とする。複合PCM信号はFM変調回路２３と記録
増幅回路２４を経て磁気ヘツド２５により磁気テ
ープ２６にFM記録される。即ち記録媒体として
の磁気テープ２６に第２図Ｆに示すようなPCM
信号をFM記録する。

再生系を示す第３図において、記録系の磁気ヘ
ツド２５と同一又は別の磁気ヘツド３１で磁気テ
ープ２６にFM記録されている複合PCM信号を
VTRを利用して再生すれば、例えばPCM信号の
“１”に対応して5.4MHzの周波数信号が得られ、
またPCM信号の“０”に対応して4.6MHzの周波
数信号が得られ、また同期信号に対応して3.8M
Hzの信号が得られる。磁気ヘツド３１で検出され
たFM波は再生増幅回路３２で増幅された後に
FM復調回路３３で復調されて第５図Ａに示すよ
うな例えば３値の複合PCM信号となる。ドロツ
プアウト検出回路３４はFM復調回路３３の前段
に接続され、再生信号即ち再生FM波のレベル低
下をドロツプアウトとして検出する。FM復調回
路３３に接続された信号分離回路で分離されたデ
ータは直列−並列変換器３６に送られ、ここで、
並列デジタル信号となる。またFM復調回路３３
に接続された同期信号分離回路３７によつて分離
された垂直同期信号及びフレーム同期信号は直列
−並列変換器３６、データ選択回路３８の制御回
路３９、及びメモリ４０の書き込みアドレス回路
４１に送られる。

データ選択回路３８は制御回路３９に制御され
て直列−並列変換器３６から得られるPCM信号
と論理否定PCM信号形成回路４２から得られる
論理否定PCM信号とを交互に選択する。即ち直
列−並列変換器３６から得られる第５図Ｂに示す
データと論理否定PCM信号形成回路４２から得
られる第５図Ｃに示す信号とを交互に選択し、第
５図Ｄの信号を得る。論理否定PCM信号形成回
路４２は例えば〔010110〕で示されるデータ′
を〔101001〕のデータ部A′に変換する回路であ
る。

パリテイチエツク回路４３はデータ選択回路３
８から出力されるデータのパリテイチエツクをな
し、パリテイエラーの有無に対応した出力を送出
する。即ち、パリテイエラーのないときには例え
ば低レベル出力を発生し、パリテイエラーのある
ときには高レベル出力を発生する。ドロツプアウ
ト検出回路３４はドロツプアウトが検出されない
時に例えば低レベル出力を発生し、ドロツプアウ
トが検出されない時に例えば低レベル出力を発生
するものである。パリテイチエツク回路４３の出
力及びドロツプアウト回路３４の出力は夫々OR
回路４４に入力されるので、パリテイエラーとド
ロツプアウトとのいずれか一方が生じたときには
OR回路４４からエラー出力が発生し、そのデー
タはメモリ４０に書き込まれないか又はメモリ２
８から読み出されない。即ちパリテイエラー又は
ドロツプアウトが生じたデータは使用されない。

２重記録比較回路４５では第１回目の記録デー
タと第２回目の記録データとが比較され、両者が
一致しないときにはエラーを示すチエツクビツト
が付加される。例えば、第５図ＤのデータＡとデ
ータA′とが比較され、一致しないときにはチエ
ツクビツトを付加する。但し、この実施例では、
２重記録の第１番目のデータＡと第２番目のデー
タA′とのいずれか一方にOR回路４４から出力が
あるときには、２重記録比較回路４５の出力にて
チエツクビツトを付加せず、OR回路４４によつ
てエラーが検出されなかつたデータがチエツクビ
ツトを有さない状態で出力される。また２重記録
の第１番目のデータＡと第２番目のデータA′と
の両方にOR回路４４の出力があるときには２重
記録比較回路４５の出力に無関係にチエツクビツ
トを付加する。

読み出しアドレス回路４６に制御されて読み出
されたメモリ４０の出力はエラー補償回路４７に
送られる。エラー補償回路４７はデータエラーが
生じたときに補間又は前値ホールドでエラーデー
タの代りに実際のデータに近いデータを挿入して
エラー補償をする回路である。このエラー補償回
路４７の動作を更に詳しく述べると、エラー補償
回路４７に第５図Ｄのデータが順次に入力され、
第１回目の記録データにエラーがない場合には、
Ａ，Ｂ，Ｃのデータが選択されて順次に出力され
る。また例えばデータＢがエラーであることが検
出されれば、データＢを使用せずに第２回目の記
録データB′を使用し、第５図Ｅに示す如くＡ，
B′，Ｃのデータを順次に出力する。また第１回目
の記録データＢ及び第２回目の記録データB′が共
にエラーであるときには、データＡとＣとを使用
して補間信号を形成して出力させるか、データＡ
をホールドして出力する。エラー補償されたデー
タはＤ−Ａ変換器４８でアナログ信号に変換され
て出力端子４９に送られる。

上述から明らかなように例えばデータＡの２重
記録データとして論理否定形式のデータ′を記
録しても、論理否定しないデータA′を記録した
と同様の効果を得ることが出来る。そして、論理
否定形式で２重記録するので、第５図Ａに示す如
くデータＡと′との区間において“１”と
“０”とが同数となり、直流平均レベルＬが一定
となる。従つてクランプ回路を設ける必要がなく
なり、第４図に示す如くFM復調回路３５と信号
分離回路３５とをクランプ回路を設けないでAC
結合することが可能になる。即ち第４図に示すリ
ミツタ５１、FM復調器５２、ローパスフイルタ
５３、アンプ５４から成るFM復調回路３３のア
ンプ５４の出力段に結合コンデンサ５５と抵抗５
６とのAC結合回路を設け、クランプ回路を設け
ずに信号分離回路３５のデータ検出用コンパレー
タ５７を結合することが可能になる。従つて、回
路構成が簡単になり、またミスクランプあるいは
温度変化による問題等が生じなくなる。

以上、本発明の一実施例に付いて述べたが、本
発明は上述の実施例に限定されるものではなく更
に変形可能なものである。例えば、データの記録
順序をデータＡ，データＢ、論理否定データ
′、論理否定データ′としてもよい。また論理
否定データを先に記録し、′，Ａ，′，Ｂの配
列又は′，′，Ａ，Ｂの配列にしてもよい。ま
た２重記録のための論理否定PCM信号の形成を
信号の流れのどの時点で行つても差支えない。ま
た再生系における論理否定PCM信号の形成も、
どこで行つても差支えなく、例えば、２重記録の
データを使用するときのみ論理否定PCM信号を
もとのPCM信号に戻してもよい。また２重記録
に限ることなく、４重記録、８重記録等の偶数倍
記録にも適用出来る。偶数倍記録のときには、半
分の記録を論理否定して記録し、残りの半分をそ
のまま記録する。またVTRを利用したPCM記録
に限ることなく、ビデオデイスクのようなデイス
クを利用したPCM記録にも適用可能である。ま
た再生時に論理否定PCM信号を積極的に利用し
ない場合にも適用可能である。この場合には論理
否定PCM信号は情報としては無意味の信号であ
り、レベル調整のみに使用される。

【図面の簡単な説明】

第１図は本発明の１実施例に係わるPCM記録
再生装置の記録部を示すブロツク図、第２図は第
１図のＡ〜Ｆ点の状態を説明的に示す波形図、第
３図は再生部を示すブロツク図、第４図は第３図
の一部を詳しく示すブロツク図、第５図は第４図
のＡ〜Ｅ点の状態を説明的に示す波形図である。 尚図面に用いられている符号において、１３は
Ａ−Ｄ変換器、１４はメモリ，１７は論理否定
PCM信号形成回路、１８はデータ選択回路、１
９は選択制御回路、２０は並列−直列変換器、２
５は磁気ヘツド、２６はテープである。

Claims (1)

【特許請求の範囲】
1. １ 同一トラツク上にPCM信号と、該PCM信号
   を論理否定した形式の論理否定PCM信号とを交
   互に記録することを特徴とするPCM信号記録方
   法。