JPH01263740A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、クロックジェネレータの出力をカウントし、
カウントがオーバーフローすると、オーバーフローした
出力を計時出力として割込回路に出力する計時カウンタ
を有するマイクロコンピュータに関する。

〔従来の技術〕

第５図はこの種のマイクロコンピュータの従来例を示す
構成図、第６図は第５図の従来例の動作を説明するフロ
ーチャートである。なお、第５図において、メモリ、命
令デコーダ、プログラムカウンタ、ＡＬＵ等はマイクロ
コンピュータに当然必要であるが説明を簡易にするため
省略しである。

クロックジェネレータ３１はマイクロコンピュータの各
部に使用されるタイミング信号を出力する。計時カウン
タ３２はタイミング信号を入力し、カウントし、カウン
トがオーバーフローすると、オーバーフローしたカウン
ト出力を割込要因Ａとして出力する。暴走監視カウンタ
３３はタイミング信号をカウントし、カウントがオーバ
ーフローするとオーバーフローしたカウント出力を割込
要因Ｂとして出力するが、オーバーフローする前にマイ
クロコンピュータのリセット指示を受けるとカウントの
途中結果をリセットする。割込回路３４は割込要因Ａ、
Ｂを入力すると、それぞれの割込要因Ａ、Ｂに対応した
プログラムアドレスへ処理の実行を移す。

次に、従来例の動作について第６図を参照して説明する
。

イニシャル時暴走監視カウンタ３３はリセットされ（ス
テップ１）、リセット終了後にマイクロコンピュータは
初期設定である処理Ｐ１を実行する（ステップ２〉。処
理Ｐ１が終了するとリセット指示が出されるので、カウ
ント途中の暴走監視カウンタ３３はリセットされ（ステ
ップ３）、新たなカウントが開始され、次の処理Ｐ２が
行なわれる（ステップ４）。処理Ｐ２が終了するとリセ
ット指示が出されるので、暴走監視カウンタ３３はリセ
ットされ（ステップ５）、新たなカウントが開始され、
処理Ｐ３が行なわれる（ステップ６）。処理Ｐ３が終了
すると、ステップ３に移り処理Ｐ２　、Ｐ３が繰り返さ
れる。これは暴走監視カウンタ３３のカウントがオーバ
ーフローする前に処理Ｐ１．Ｐ２　、Ｐ３が終了するよ
うにプロ要因Ａによる割込が発生し、計時処理が行なわ
れ（ステップ８）、リターンするので処理Ｐ＋　。

Ｐ２　、Ｐ３に割込要因Ａの処理を加えた時間よりも暴
走監視カウンタ３３のカウント時間を大きくしておく必
要がある。しかし、プログラムの暴走等により処理Ｐ＋
　、Ｐ２　、Ｐ３からぬけ出すことができなくなったり
、処理Ｐ１．Ｐ２　、Ｐ３に異常な長時間を要した場合
は、暴走監視カウンタ３３がオーバーフローし、その割
込要因Ｂによって割込回路３４の割込処理が行なわれ（
ステップ７）、ステップ１にもどり、初期設定からやり
直される。

〔発明が解決しようとする課題〕

上述した従来のマイクロコンピュータは、処理Ｐ＋　、
Ｐ２　、Ｐ３をあまり細分化すると暴走監視カウンタ３
３のリセットが多くなり、プログラムが煩雑となるので
ある程度のサイズにしなければならないことから暴走監
視カウンタ３３のカウンタ段数が多くなり、ハードウェ
アが増大する欠点があり、計時カウンタと共用化しよう
としても暴走監視カウンタ３３は各処理Ｐ１．Ｐ２　、
Ｐ３にかかる時間ごとにリセットしなければならないの
に対し計時カウンタはいかなる時も一定周期でパルスを
カウントしないといけないという互いに相入れない目的
のため、共用化ができず不経済という欠点もある。

〔課題を解決するための手段〕〕 本発明のマイクロコンピュータは計時カウンタの計時出
力をカウントし、カウントがオーバーフローした場合は
、オーバーフローした出力を暴走検出信号として前記割
込回路に出力するが、計時出力をカウントしている際に
マイクロコンピュータが所定の処理を終了してリセット
信号を出力した場合は、カウントしている途中結果をリ
セットする暴走監視カウンタを有する。

〔作用〕

暴走監視カウンタは、計時カウンタの出力をカウントし
、リセット信号によりそのカウンタをリセットし、計時
カウンタをカウントする手段の前段として用いているの
で少いカウント段数のみで暴走を監視できる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のマイクロコンピュータの第１の実施例
を示す構成図、第２図は第１図の実施例の動作を示すタ
イムチャートである。

本実施例は第５図の従来例の暴走監視カウンタ３３を計
時カウンタ３２の出力をカウントし、カウントがオーバ
ーフローしたとき割込要因Ｂを出力する暴走監視カウン
タ１０としたものである。

暴走監視カウンタ１０は、フリップフロップ１１．１２
から成っている。

フリップフロップ１１はリセット＠Ｒに入力するりセッ
ト信号Ｒ８によりリセットされ、入力端φに割込要因Ａ
となる計時カウンタ３２の出力パルスのダウンエッチを
入力する毎に非反転出力端Ｑの論理レベルを反転する。

フリップフロップ１２はリセット端Ｒに入力するリセッ
ト信号Ｒ３によりリセットされ、入力端φにフリップフ
ロップ１１の出力端Ｑの出力パルスのダウンエッチを入
力すると出力ＩＱの論理レベルをハイにする。

次に、本実施例の動作について第２図を参照して説明す
る。

時刻ｔ１に割込要因へである計時カウンタ３２の出力パ
ルスが立下ると、フリップフロップ１１は非反転出力端
Ｑの論理レベルをハイ（以降Ｈと記す）にする。時刻ｔ
２にマイクロコンピュータが所定のサイズのプログラム
に基づく処理を終了してリセット信号Ｒ８を出力すると
、フリップフロップ１１は１１反転出力端Ｑの論理レベ
ルをロウ（以降りと記す）にする。フリップフロップ１
２はリセット信号Ｒ８が出力されても、その非反転出力
端ＱがＬであったのでそのままＬを保持する。

時刻ｔ３　、ｔ４においても時刻ｔｌ　、ｔ２における
と同様な動作が繰り返される。時刻ｔ５にフリップフロ
ップ１１の出力がリセットされてＬになり、時刻ｔ６に
計時カウンタ３２の出力が立下るとフリップフロップ１
１の出力は立上る。時刻ｔ７まで暴走等の発生でリセッ
ト信号Ｒ３が出力されないので、時刻ｔ７の計時カウン
タ３２の出力の立下りで７リツプ７０ツブ１１は出力を
立下げ、この立下げを検出したフリップ７０ツブ１２は
割込要因Ｂとなる出力を立上げる。

したがって、計時カウンタ３２の周期以内にリセット信
号Ｒ８を発生させれば暴走監視カウンタ１０の出力によ
る割込は起きない。計時処理に関しては通常通り計時カ
ウンタ３２の出力により割込要因へでの割込により計時
処理を行えばよい。

計時処理の後計時カウンタ３２の次の出力が出ないうち
に、暴走監視カウンタ１０を命令でリセットすれば両機
能は独立に働く。

第３図は本発明の第２の実施例を示す構成図、第４図は
第３図の実施例の動作を示すタイミングチャートである
。

クロックジェネレータ３１はマイクロコンピュータの各
部にタイミング信号を出力しているが、計時カウンタ３
２はクロックジェネレータ３１とは別体の発振回路３０
からのパルス信号をカウントし、カウントがオーバーフ
ローすると割込要因Ａとして出力する。計時カウンタオ
ーバーフローフラグ４０は割込要因Ａが出力される毎に
フラグを立てる。割込回路４１は割込要因Ｂが出力され
ると割込処理を行う。暴走監視カウンタ２０はフリップ
フロップ２１とアンド回路２２とから成り、計時カウン
タ３２の出力パルスをカウントし、オーバーフローする
と割込要因Ｂを出力するが、リセット信号Ｒ３を入力す
るとカウントをリセットする。

次に本実施例の動作について第４図を参照して説明する
。

時刻ｔ１に計時カウンタ３２の出力パルスのダウンエッ
チを入力端φに入力したフリップフロップ２１は非反転
出力端ＱをＨにする。時刻ｔ２にリセット信号Ｒ８を入
力すると非反転出力端ＱをＬにする。フリップ７０ツブ
２１は時刻ｔ４．時刻ｔ５においても時刻ｔｌ、時刻ｔ
２におけると同様に動作する。アンド回路２２は、時刻
１＋。

１２間でフリップフロップ２１の出力がＨであるが計時
カウンタ３２の出力パルスがＬであるので出力をＬにし
たままである。また、アンド回路２２は時刻ｔ３．ｔ４
間では計時カウンタ３２の出力パルスがＨであるが、フ
リップフロップ２１の出力がしなので出力をしに維持す
る。しかしリセット信号Ｒ８が時刻ｔ５で出力された後
出力されない場合、時刻ｔ６の計時カウンタ３２の出力
パルスのダウンエッチを入力したフリップフロップ２１
は出力＠ＱをＨとし、時刻ｔ７．ｔａ間で計時カウンタ
３２の出力パルスがＨとなるまでにリセット信号を受け
ていないので出力ｍＱはＨのままである。時刻ｔ７．ｔ
８間で計時カウンタ３２の出力パルスとフリップフロッ
プ２１の出力とがともにＨとなるので、アンド回路２２
の出力もＨとなり割込要因Ｂが割込回路４１に入力され
、割込処理が実行される。

〔発明の効果〕

以上説明したように本発明は、計時カウンタの出力をカ
ウントし、所定時間内にリセット信号を入力しないと暴
走が発生したことを検出する暴走監視カウンタを有する
ことにより、暴走監視カウンタはカウントの大部分を計
時カウンタにまかせているのでカウンタ段数が少くて済
み、ハードウェアを小さくでき、経済的であるという効
果がある。

【図面の簡単な説明】

第１図は本発明のマイクロコーンピユータの第１の実施
例を示す構成図、第２図は第１図の実施例の動作を示す
タイムチャート、第３図は本発明の第２の実施例を示す
構成図、第４図は第３図の実施例の動作を示すタイムチ
ャート、第５図は従来例を示す構成図、第６図は従来例
の動作を示すフローチャートである。 １０・・・暴走監視カウンタ、 １１．１２．２１・・・フリップフロップ、２２・・・
アンド回路、 ３０・・・発振回路、 ３１・・・クロックジェネレータ、 ３２・・・計時カウンタ、 ３４．４１・・・割込回路、 ４０・・・計時カウンタオーバーフローフラグ。

Claims (1)

1. 【特許請求の範囲】 １、クロックジェネレータの出力をカウントし、カウン
   ト値がオーバーフローすると、オーバーフローした出力
   を計時出力として割込回路に出力する計時カウンタを有
   するマイクロコンピュータにおいて、 前記計時カウンタの計時出力をカウントし、カウントが
   オーバーフローした場合は、オーバーフローした出力を
   暴走検出信号として前記割込回路に出力するが、計時出
   力をカウントしている際にマイクロコンピュータが所定
   の処理を終了してリセット信号を出力した場合は、カウ
   ントしている途中結果をリセットする暴走監視カウンタ
   を有することを特徴とするマイクロコンピュータ。