JPS60183647A - ウオツチドツグタイマ - Google Patents
ウオツチドツグタイマInfo
- Publication number
- JPS60183647A JPS60183647A JP59039367A JP3936784A JPS60183647A JP S60183647 A JPS60183647 A JP S60183647A JP 59039367 A JP59039367 A JP 59039367A JP 3936784 A JP3936784 A JP 3936784A JP S60183647 A JPS60183647 A JP S60183647A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- counter
- reset
- signal
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はウォッチドッグタイマに関するものである。
ウォッチドッグタイマ（ＷＤＴ）は、一般に、演算処理
能力をもった装置（例えば計算機）の実行している処理
が、異常に長時間完了しないときにこれを検出し、報知
信号を出力するものとして使用される。
能力をもった装置（例えば計算機）の実行している処理
が、異常に長時間完了しないときにこれを検出し、報知
信号を出力するものとして使用される。
第１図に従来例を示す。図において、ＷＤＴはウォッチ
ドッグタイマ、ｌは計算機（演算制御装置）、２は限時
時間の経過により報知信号Ｈを出力するタイマである。
ドッグタイマ、ｌは計算機（演算制御装置）、２は限時
時間の経過により報知信号Ｈを出力するタイマである。
タイマ２はクロック信号Ｃを入力するクロック端子３、
カウントのオーバーフローによって報知信号Ｈを出力す
る出力端子４、計算機ｌのリセット信号ライン５を接続
したリセット端子６を有するカウンタをもって構成され
ている。以下、タイマ２をカウンタ２と記載する。
カウントのオーバーフローによって報知信号Ｈを出力す
る出力端子４、計算機ｌのリセット信号ライン５を接続
したリセット端子６を有するカウンタをもって構成され
ている。以下、タイマ２をカウンタ２と記載する。
ウォッチドッグタイマは、計算機１がある処理を完了す
る毎に出力するりセント信号Ｒによりカウンタ２がリセ
ット（クリア）されると、出力端子４には何ら報知信号
Ｈは出力されない。計算機ｌの処理が何らかの異常によ
り、カウンタ２の限時時間以上に遅延した場合には、カ
ウンタ２がリセットされることなくオーバーフローし、
報知信号Ｈを出力する。
る毎に出力するりセント信号Ｒによりカウンタ２がリセ
ット（クリア）されると、出力端子４には何ら報知信号
Ｈは出力されない。計算機ｌの処理が何らかの異常によ
り、カウンタ２の限時時間以上に遅延した場合には、カ
ウンタ２がリセットされることなくオーバーフローし、
報知信号Ｈを出力する。
このように構成されたウォノチドソグタ・イマＷＤ Ｔ
において、従来、計算機１のハードウェアの異常やブし
１グラムの異常などにより、計算機１の処理が正常に完
結しない異常ループ処理となり、短時間のうちに繰り返
してリセット信ルシＲが出力された場合に、カウンタ２
が繰り返しリセットされ、報知ｈ’ｓ号１−１が出力さ
れないために、その異常を検出できないという問題があ
った。
において、従来、計算機１のハードウェアの異常やブし
１グラムの異常などにより、計算機１の処理が正常に完
結しない異常ループ処理となり、短時間のうちに繰り返
してリセット信ルシＲが出力された場合に、カウンタ２
が繰り返しリセットされ、報知ｈ’ｓ号１−１が出力さ
れないために、その異常を検出できないという問題があ
った。
この発明の目的は、計算機など外部からのり七ノド信号
の異常早期出力があった場合に、その異常をも報知する
ウォッチドッグタイマを１に供することである。
の異常早期出力があった場合に、その異常をも報知する
ウォッチドッグタイマを１に供することである。
この発明の一実施例を第２図および第３図に基づいて説
明する。７は限時時間］゛１の経過により報知信号ト１
を出力する第１のタイマ、８は前記限時局間′Ｆ１より
も短い限時時間Ｔ２をもら、限時時間Ｔ２の経過により
出力する第２のタイマである。各タイマ７．８はクロッ
ク端子７ａ、３ａ、出力醋１子７ｂ、８ｂおよびリセッ
ト端子７（＋、８Ｃを有する。９は第２のタイマ８の出
力伏）；子８ｂに入力Ｚ：、１子を接続したフリップフ
ロップ、１０はフリップフＩ；７７ブの出力算１子４’
、” １’ｒ、ひ計斜り；ユ１のリセ７１・信」−ライ
ン５を２つの大カシ’ｉＪｊ子に１妄ｔｌ：；ｌ、シた
アンド回路で、ごのアント回路１０の出力＋７１．”１
１子を第１のタイマ７のリセットｂ：：ｌＪ子７Ｃに接
ｈノこしている。
明する。７は限時時間］゛１の経過により報知信号ト１
を出力する第１のタイマ、８は前記限時局間′Ｆ１より
も短い限時時間Ｔ２をもら、限時時間Ｔ２の経過により
出力する第２のタイマである。各タイマ７．８はクロッ
ク端子７ａ、３ａ、出力醋１子７ｂ、８ｂおよびリセッ
ト端子７（＋、８Ｃを有する。９は第２のタイマ８の出
力伏）；子８ｂに入力Ｚ：、１子を接続したフリップフ
ロップ、１０はフリップフＩ；７７ブの出力算１子４’
、” １’ｒ、ひ計斜り；ユ１のリセ７１・信」−ライ
ン５を２つの大カシ’ｉＪｊ子に１妄ｔｌ：；ｌ、シた
アンド回路で、ごのアント回路１０の出力＋７１．”１
１子を第１のタイマ７のリセットｂ：：ｌＪ子７Ｃに接
ｈノこしている。
１１はタイミング回路（遅延回路）で、リセット信号ラ
イン５を入力醋１子に接続し、その出力’ｉ１’ｉ子を
第２のタイマ８のす七ソＩ、 、ｉ、ｊｊｊ子８Ｃおよ
びフリップフロップ９のリセット６ｉＡｉ子に接続しで
いる。
イン５を入力醋１子に接続し、その出力’ｉ１’ｉ子を
第２のタイマ８のす七ソＩ、 、ｉ、ｊｊｊ子８Ｃおよ
びフリップフロップ９のリセット６ｉＡｉ子に接続しで
いる。
次に動作を説明する。
〔１〕 正常肋（第３図（Ａ、）参照）これは、計算機
１からのりセット信号Ｒが、タイマ７．８ （以下、カ
ウンタ７．８と記載する）によるクロック（ｉｊ ’４
’ Ｃのカウント開始から”［”２＜′Ｉ″ｋ・＜Ｔ、
をン、νｊたず時間］”にの経過後に発信された場合で
ある。１’Ｋを処理１１．１間という。この場合、時刻
Ｌ１で第２のカウンタ８がオーハーフｌノーし、その出
力０１１１子７ｂがハイレヘルとなり、フリップフロッ
プ９かセットされる。時刻１２てリセット信号Ｒがアン
ド回路１０に入力されるため、アント回路１０の論理積
が成立し、第１のカウンタ７をリセット°、！ｌ−る。
１からのりセット信号Ｒが、タイマ７．８ （以下、カ
ウンタ７．８と記載する）によるクロック（ｉｊ ’４
’ Ｃのカウント開始から”［”２＜′Ｉ″ｋ・＜Ｔ、
をン、νｊたず時間］”にの経過後に発信された場合で
ある。１’Ｋを処理１１．１間という。この場合、時刻
Ｌ１で第２のカウンタ８がオーハーフｌノーし、その出
力０１１１子７ｂがハイレヘルとなり、フリップフロッ
プ９かセットされる。時刻１２てリセット信号Ｒがアン
ド回路１０に入力されるため、アント回路１０の論理積
が成立し、第１のカウンタ７をリセット°、！ｌ−る。
これにより、第１のカウンタ７はオーバーフローするこ
とがなく、したがって（ｉＩｕ知信呼信号１が出力され
ない。遅延時間Ｔｏ後の時刻ｔ３においてタイミング回
路１１から第２のカウンタ８のリセット端子８ｃに出力
があり、このカウンタ８をリセットするとともに、フリ
ップフロップ９もリセットする。
とがなく、したがって（ｉＩｕ知信呼信号１が出力され
ない。遅延時間Ｔｏ後の時刻ｔ３においてタイミング回
路１１から第２のカウンタ８のリセット端子８ｃに出力
があり、このカウンタ８をリセットするとともに、フリ
ップフロップ９もリセットする。
〔２〕 長時間異常（第３図（Ｂ）参照）これは、ウォ
ッチドッグタイマＷ Ｄ Ｔが本来機能を果たす場合、
すなわち計算機１の処理が異常に長時間完了しない場合
である。時刻ｔ１で第２のカウンタ８がオーバーフロー
し、フリップフロップ９がセットされる。時刻”４Ｃお
いて、第１のカウンタ７もオーバーフローし、報知信号
１１が出力される。
ッチドッグタイマＷ Ｄ Ｔが本来機能を果たす場合、
すなわち計算機１の処理が異常に長時間完了しない場合
である。時刻ｔ１で第２のカウンタ８がオーバーフロー
し、フリップフロップ９がセットされる。時刻”４Ｃお
いて、第１のカウンタ７もオーバーフローし、報知信号
１１が出力される。
〔３〕 短時間異常（第３図（Ｃ）参照）これは、ウォ
ッチドッグタイマＷ Ｄ Ｔに新たに加えられた機能、
すなわぢ計算ｔ２！１のハードウェアやプログラムの異
常により、処理が正常に完結しない異常ループ処理とな
り、短■、冒１）ｊにリナノ１−仁号Ｒが繰り返し光せ
らイ′したとき、これを検出し、ｌＪａ知する機１１ピ
を果たず場合である。この場合、第２のカウンタ８の限
時時間Ｔ２が経過するまでの■、イ刻（υにおい°ζリ
セット（ｉ’Ｔ 号Ｒが人力される。
ッチドッグタイマＷ Ｄ Ｔに新たに加えられた機能、
すなわぢ計算ｔ２！１のハードウェアやプログラムの異
常により、処理が正常に完結しない異常ループ処理とな
り、短■、冒１）ｊにリナノ１−仁号Ｒが繰り返し光せ
らイ′したとき、これを検出し、ｌＪａ知する機１１ピ
を果たず場合である。この場合、第２のカウンタ８の限
時時間Ｔ２が経過するまでの■、イ刻（υにおい°ζリ
セット（ｉ’Ｔ 号Ｒが人力される。
遅延時間１”Ｏ後の時刻ｔ５において第２のカウンタ８
がリセットされる。つまり第２のカウンタ８のオーバー
フローはなく、フリップフロップ９の七ソＩ・も生しな
い。したがって、リセット信号Ｒがあってもアンド回路
１０の論理積は成立−已ず、第１のカウンタ７へのリセ
ット信号も出力されない。このようなことが第１のカラ
ンタフの限時時間′Ｉ゛１の間に何回か繰り返されるが
、限時時間′ｒ゛１が経過した時刻Ｌ４において第１の
カウンタ７がオーバーフローし、報知信号１１が出力さ
れる。すなわち、短時間異常も報知されるのである。
がリセットされる。つまり第２のカウンタ８のオーバー
フローはなく、フリップフロップ９の七ソＩ・も生しな
い。したがって、リセット信号Ｒがあってもアンド回路
１０の論理積は成立−已ず、第１のカウンタ７へのリセ
ット信号も出力されない。このようなことが第１のカラ
ンタフの限時時間′Ｉ゛１の間に何回か繰り返されるが
、限時時間′ｒ゛１が経過した時刻Ｌ４において第１の
カウンタ７がオーバーフローし、報知信号１１が出力さ
れる。すなわち、短時間異常も報知されるのである。
第４図は以上のウォッチドッグタイマＷ Ｉ） ｉ”の
動作をソフト的に処理する場合のプログラムについての
フローチャー１・であ２）。以下、これを説明する。ス
テップ■で第２のカウンタ８を→■する。
動作をソフト的に処理する場合のプログラムについての
フローチャー１・であ２）。以下、これを説明する。ス
テップ■で第２のカウンタ８を→■する。
スう一７プ■で第２０カウンタ８がオーバーフローした
かどうかを判断する。オーバーフローしておればステッ
プ■へ移りフリップフロップ９をセソ１〜Ｊ゛る。オー
バーフローしていなけれＩＪステップ■へ移り、第１の
カランタフを＋１ ’ｌ°ろ。ステップ８で第１のカラ
ンタフのオーハーフｌ」−の有無を’ＰＩ ｔＪｊｉ
シ、Ｙ Ｅ Ｓであればステップ■に移って１弔知信号
１■を出力する。Ｎｏであればステ、プ■に移り、リセ
ットの有無を１’ｌ ｌ折する。ＮｏであればＩＥ Ｎ
Ｄ ／ｉ：経てＳ ＴＡ ＲＴに戻る。Ｙ Ｔ”、
Ｓであればステップ■に移り第２のカウンタ８をリセノ
ｌする。次にステップ■でフリップフロップ９が七ノド
されているかどうかを判断し、Ｎ Ｏであ３１．は１ヱ
Ｎ Ｉ）へ、ＹＥＳであればステップ［相］へ移る。ス
う一ノブ［相］で第１のカウンタ７をリセノ］・シ、次
にステップ０でフリップフロップ９をリセノトシてＥＮ
Ｄに至る。
かどうかを判断する。オーバーフローしておればステッ
プ■へ移りフリップフロップ９をセソ１〜Ｊ゛る。オー
バーフローしていなけれＩＪステップ■へ移り、第１の
カランタフを＋１ ’ｌ°ろ。ステップ８で第１のカラ
ンタフのオーハーフｌ」−の有無を’ＰＩ ｔＪｊｉ
シ、Ｙ Ｅ Ｓであればステップ■に移って１弔知信号
１■を出力する。Ｎｏであればステ、プ■に移り、リセ
ットの有無を１’ｌ ｌ折する。ＮｏであればＩＥ Ｎ
Ｄ ／ｉ：経てＳ ＴＡ ＲＴに戻る。Ｙ Ｔ”、
Ｓであればステップ■に移り第２のカウンタ８をリセノ
ｌする。次にステップ■でフリップフロップ９が七ノド
されているかどうかを判断し、Ｎ Ｏであ３１．は１ヱ
Ｎ Ｉ）へ、ＹＥＳであればステップ［相］へ移る。ス
う一ノブ［相］で第１のカウンタ７をリセノ］・シ、次
にステップ０でフリップフロップ９をリセノトシてＥＮ
Ｄに至る。
ｉ’＋ｉＪ記〔１〕の場合のフローは次のとおりである
。
。
最初は、■−・■−・■−・■−■−・（ＥＮＤ−＝Ｓ
ＴＡＲＴ）−−−■である。これを何回か繰り返す。次
に、■−■−−■−■−−−−＠−４＋−”（Ｄとなり
、やがて、■から−・■−・■−・［相］−■＝・■へ
と移行し、これを繰り返す。したがって′＋Ｎ知信」】
１の出力はない。
ＴＡＲＴ）−−−■である。これを何回か繰り返す。次
に、■−■−−■−■−−−−＠−４＋−”（Ｄとなり
、やがて、■から−・■−・■−・［相］−■＝・■へ
と移行し、これを繰り返す。したがって′＋Ｎ知信」】
１の出力はない。
〔２〕の場合は、■−・■−■−・■のフ１ｊ−をもつ
に至る。これにより報知信ゝづ１１が出力された後、仝
系がリセノ１〜される。
に至る。これにより報知信ゝづ１１が出力された後、仝
系がリセノ１〜される。
〔３〕の場合は、最初■−・Ｃ）−・■−・■−・■−
・（りを繰り返し、次いで■でＹＥＳとなって一一■−
・■となる。■ではＮｏと判断され ・■となる。つま
り、第２のカウンタ８ばリセットするが、第１のカウン
タ７はリセノトシない。したがって、やがて第１のカウ
ンタ７がオーバーフローし、■−・■−・■−・■の系
で報知信−号ＩＩを出力するに至る。
・（りを繰り返し、次いで■でＹＥＳとなって一一■−
・■となる。■ではＮｏと判断され ・■となる。つま
り、第２のカウンタ８ばリセットするが、第１のカウン
タ７はリセノトシない。したがって、やがて第１のカウ
ンタ７がオーバーフローし、■−・■−・■−・■の系
で報知信−号ＩＩを出力するに至る。
以上、実施例について説明したが、この発明のつＡソチ
トノグタイマは、限時時間の経過により報知信号を出力
する第１のタイマと、この第１のタイマと同期して初期
経時を開始するもので前記第１のタイマよりも限ＩＩＩ
Ｈ；’１間が短くその限時時間の経過により出力する第
２のタイマと、外部からのりセント信号と＋ｉｉｉ記第
２のタイマの出力Ｇ３ ％のＩ論理ｆ青の１．１号Ｃに
より＋ｉｉｊ記第１のタイマをリセットする第１のり七
／ＩＸ■段と、１１１１記外部からのり七）Ｉ−（ｉ−
ｉ号により前記第１のタイマのリセット後に前記第２の
タイマをリセットする第２のり七ノド手段とを鰯°Ｉえ
たものであり、リセット信トシーが異常に遅れた場合に
報知信号を出力という本来機（ｉヒを蒲１呆しているの
はもぢろん、リセット信号か異常に早く出力された場合
でもこれを検出してル知伯りを出力し、その異常を知ら
ゼることができネしというＱ〕果がある。
トノグタイマは、限時時間の経過により報知信号を出力
する第１のタイマと、この第１のタイマと同期して初期
経時を開始するもので前記第１のタイマよりも限ＩＩＩ
Ｈ；’１間が短くその限時時間の経過により出力する第
２のタイマと、外部からのりセント信号と＋ｉｉｉ記第
２のタイマの出力Ｇ３ ％のＩ論理ｆ青の１．１号Ｃに
より＋ｉｉｊ記第１のタイマをリセットする第１のり七
／ＩＸ■段と、１１１１記外部からのり七）Ｉ−（ｉ−
ｉ号により前記第１のタイマのリセット後に前記第２の
タイマをリセットする第２のり七ノド手段とを鰯°Ｉえ
たものであり、リセット信トシーが異常に遅れた場合に
報知信号を出力という本来機（ｉヒを蒲１呆しているの
はもぢろん、リセット信号か異常に早く出力された場合
でもこれを検出してル知伯りを出力し、その異常を知ら
ゼることができネしというＱ〕果がある。
第１図は従来例のブロック図、第２図はこの発明の一実
施例のブロック図、第３図はタイムチャート、第４図は
フローナヤ−１・である。 ７・・・第１の夕・イマ（カウンタ）、８・・・第２の
タイマ（カウンタ）
施例のブロック図、第３図はタイムチャート、第４図は
フローナヤ−１・である。 ７・・・第１の夕・イマ（カウンタ）、８・・・第２の
タイマ（カウンタ）
Claims (1)
- 限時時間の経過により報知信号を出力する第１のタイマ
と、この第１のタイマと同期して初期経時を開始するも
ので前記第１のタイマよりも限時時間が短くその限時時
間の経過により出力する第２のタイマと、外部からのリ
セット信号と前記第２のタイマの出力信号の論理積の信
号により前記第１のタイマをリセットする第１のリセッ
ト手段と、前記外部からのリセット信号により前記第１
のタイマのリセット後に前記第２のタイマをリセットす
る第２のリセット手段とを備えたウォッチドッグタイマ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59039367A JPS60183647A (ja) | 1984-02-29 | 1984-02-29 | ウオツチドツグタイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59039367A JPS60183647A (ja) | 1984-02-29 | 1984-02-29 | ウオツチドツグタイマ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60183647A true JPS60183647A (ja) | 1985-09-19 |
Family
ID=12551081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59039367A Pending JPS60183647A (ja) | 1984-02-29 | 1984-02-29 | ウオツチドツグタイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60183647A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62196015A (ja) * | 1986-02-20 | 1987-08-29 | 三菱電機株式会社 | 回路しや断器の制御装置 |
| JPH025149A (ja) * | 1988-06-24 | 1990-01-10 | Nec Corp | プログラム暴走検出回路 |
-
1984
- 1984-02-29 JP JP59039367A patent/JPS60183647A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62196015A (ja) * | 1986-02-20 | 1987-08-29 | 三菱電機株式会社 | 回路しや断器の制御装置 |
| JPH025149A (ja) * | 1988-06-24 | 1990-01-10 | Nec Corp | プログラム暴走検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4405982A (en) | Arrangement for monitoring the function of a programmable electronic switching circuit | |
| CN109144873B (zh) | 一种linux内核处理方法及装置 | |
| JPS60183647A (ja) | ウオツチドツグタイマ | |
| JPS5911424A (ja) | 割込み入力信号処理回路 | |
| JPS5920061A (ja) | ウオツチ・ドツグ・タイマ | |
| JPH01263740A (ja) | マイクロコンピュータ | |
| JPS5916054A (ja) | マイクロ・プロセツサ | |
| JPH01162945A (ja) | 情報処理装置 | |
| JPS58195918A (ja) | 磁気テ−プ制御装置 | |
| JPS5844261B2 (ja) | サブル−チン動作障害検出装置 | |
| JPH0232645B2 (ja) | ||
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPS5846447A (ja) | デバツグ方式 | |
| JP3144811B2 (ja) | 監視タイマ回路 | |
| JPH01163844A (ja) | マイクロコンピュータの制御回路 | |
| JPH0253143A (ja) | 擬似障害発生システム | |
| JPH02205940A (ja) | ウオッチドッグタイマ装置 | |
| JPS5935250A (ja) | プログラム制御装置 | |
| JPS6114548B2 (ja) | ||
| JPS6269352A (ja) | マイクロプロセツサ | |
| JPH05342059A (ja) | マイクロプロセッサの異常監視方法及びその実現回路 | |
| JPS5960649A (ja) | 割込み制御方式 | |
| JP2001202264A (ja) | マルチプロセッサシステム及び各プロセッサの診断方法 | |
| JPH09219638A (ja) | リセット・シーケンス制御回路 | |
| JPS6027050A (ja) | マイクロプログラム制御回路 |