JPS6027050A - マイクロプログラム制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の利用分野） 本発明はマイクロプログラム制御回路に関するものであ
り、更に詳しくは処理を行なうべき緊急度の異なる複数
の処理の制御を容易にしたマイクロプログラム制御回路
に関する。

〔従来技術〕

従来、マイクロプログラム制御方式を採用している装置
において、処理を行なうべき緊急度の異なる複数の処理
を行なう場合、例えば文字の送受信に係わる様な緊急度
の高い処理と送受−信された文字の編果等の後処理に係
る様々緊急度の低い処理を行なう場合、その実行方法が
間。

題となっていた。

例えば、上記した緊急度の高い処理は文字の紛失につな
がる送受信オーバランエラーの発生を防止する定めに、
一定周期毎洗処理する必要があ夛、一方緊急度の低い処
理は緊急度の高い処理の少ないときでも文字の紛失につ
ながる心配はほとんどない。

緊急度の高い処理を前記した様に送受信オーバランが発
生しない様に実行するためには、あらかじめ送受信オー
バランエラーが発生しない最大時間をめ、その最大時間
内に緊急度の高い処理を実行する時ｌｌ＆ｌを割シ肖て
、余裕があれば緊急度の低い処理を実行する時間を割り
当てる必要があった。ところが、緊急度の高い処理の実
行時間は、例えば複数の文字送受信が重なった場合や制
御文字等の特別な処理を要する場合等の渫に一概洗決め
られないため、緊急度の低い処理への割当時間を最小限
にしなければ、前記した様な一定周期を越えてしまい送
受信文字のオーパラ／エラーを引き起こす恐れがあった
。又、緊急度の低い処理の割当時間を最小限に抑えるた
めには、処理を分割する必要があシ、かつ分割しても処
理を継続して実行するためには処理の引継を行なうため
の新たな処理及び分割による緊急度の低い処理の処理効
率低下環の問題があった。

〔発明の目的〕

本発明は上記した従来技術の欠点に鑑みなされたもので
、緊急度の高い処理の実行時間をマイクロプログラムに
通知する手段を設けることによシ、緊急度の低い処理を
効率良く実行するマイクロプログラム制御回路を提供す
ることを目的としている。

−〔発明の概要］ 本発明のマイクロプログラム制御回路は、緊急度の高い
マイクロプログラムの実行ステップ数を計数する計数回
路と、互いに異なる値の一定数を記憶するレジスタ回路
群と、該計数回路の計数直と該レジスタ回路群に記憶さ
れ氷一定数とを比較する比較回路群と、該比較口−路群
の比較結果を記憶するフリ、グフロップ群を備えてなシ
、緊急度の高い処理の実行ステップ数を監視することに
よシ、後に行なう緊急度の低い処理と該緊急度の高い処
理とを一定時間内で確実に処理する様にしたことを特徴
としている。

〔発明の実施例〕

以下添付の図面に示す実施例によって、更に詳細に本発
明について説明する。

添付の図面は本発明のマイクロプログラム制御回路の一
実施例を示すプロ、り図である。同図において、１は実
行ステップカウント用のクロ、り信号巌β１からの入力
１言号を計数し、リセ、ト用の信号ａ！ｈからの９セ、
ト信号により計数値を全て０にリセットされるＮピ、ト
の計数回路である。また、２０から２ｍはそれぞれ一定
数の値を記憶する（Ｍ＋１）間のレジスタ回路でめ勺、
３０から６ｍは計数回路１からの計数出力と（Ｍ＋１）
閏のレジスタ回路２０〜２風からの出力とに比較し該比
較結果を出力する（Ｍ＋１）個の比較回路でるる。また
、４０〜４ｍは比較回路６０〜６ｆｆＩに対応して設け
られ、該比較結果を記憶する（Ｍ＋１３個のフジ、プフ
ロ、グである。

計数回路１は、クロック信号Ｉｉｓ魁な介して入力され
る外部ρ１らのマイクロプログラム実行ステップに同期
したクロックを計数し、実行したマイクロプログラムの
ステ、プ数を計数する。

この計数値のうち、計数回路１の上位レピットの出力が
比較回路６０〜３ｍの入力端子群Ａに入力される。一方
、レジスタ回路２０〜２ｒｎには、あらかじめ決められ
たレビ、トからなる（Ｍ＋１）個の一定数が格納されて
おシ、該一定数の出力は対応する比較回路３０〜３ｒｎ
の入力端子群Ｂに入力される。比較回路３０〜５ｍは（
入力端子Ａの入力値）〉（入力端子Ｂの入力値）の条件
が成立すると、対応するフリップフロ、プをセットし、
計数回路１の計数値が一定数を越え、たことを検出する
。

更に具体的に説明すると、マイクロブ、ログラムは先ず
緊急度の高い処理を実行する前−に、計数回路１とフリ
ップフロ、プ４０〜４ｍｌ信号線１２を介してリセット
する。次に緊急度の高い処理を実行するに伴って、計数
回路１がカウントアツプされ、マイクロプログラムの実
行ステップ数が計数される。この様なカクントアップが
繰返えされると、比較回路６０〜３ｍの中のいくつかの
回路は（入力端子Ａの入力値）〉（入力端子Ｂの入力値
）の条件が満足され、それぞれ対応するフリップフロ、
プ４０〜４−をセットす゛る。従りて、出力線Ａ５ｏ−
ムｍに適宜論理１１１が出力される。

更に、緊急度の高い処理が終了した後緊急度の低い処理
を実行する前に、該緊急度の低い処埋が必要とするステ
ップ数よりも小さい値でかつ該ステップ数に最も近い値
との比較結果を示すフリツブフロ、プ４０〜４ｍの出力
を、出力線ム０〜ムｍを経由してテストする。もし、該
当するフリップフロップ４０〜４ｍがセットされていな
ければ該緊急度の低い処理を予定通り実行し、該当する
ノリツブフロップ４０〜４ｒｎがセ。

トされていれはもっとステップ数の少ない緊急度の低い
処理を実行する。

（発明の効果〕 以上の説明から明らかな様に、本発明によれば、緊急度
の低い処理をその処理に必要とされる時間と緊急度の高
い処理の実行後の残された時間とを比較することにより
、確実に一定時間内で処理する様にしたため、緊急度の
高い処理において送受１百オーバランエラーの発生を確
実に防止することができる。

又、本発明で用いる各回路はいずれも簡単なＩＣ類で構
成でき、これらの回路を従来のマイクロプログラム制御
回路に付加しても、ハードフェアの量が若干増える程度
であり、逆に七の。

効果は大である利点を生じる。

【図面の簡単な説明】

添付の図面は本発明のマイクロプログラム制御回路の一
実施例を示すブロック図である。 １・・・計数回路、２０〜２ｍ・・・レジスタ回路、３
０〜３ｍ・・・比較回路、４０〜４ｍ・・・フリップフ
ロップ。

Claims (1)

1. 【特許請求の範囲】 緊急度の高いマイクロプログラムの実行ステップ数を計
   数する計数回路と、互いに異なる値。 の一定数を記憶するレジスタ回路群と、該計数回路のＢ
   ｔ数値と該レジスタ回路ｎＶｃ記憶された。 一定数とを比較する比較回路群と、該比較回路群の比較
   結果を記憶す゛るフリップフロップ群とを備えてなシ、
   緊急度の高い処理の実行ステップ数を監視することによ
   り、後に行なう緊急度の低い処理と該緊急度の高い処理
   を一定時間内で確実に処理するようにしたことを特徴と
   するマイクロプログラム制御回路。