JPS61249152A - プログラム暴走処理方式 - Google Patents
プログラム暴走処理方式Info
- Publication number
- JPS61249152A JPS61249152A JP60091512A JP9151285A JPS61249152A JP S61249152 A JPS61249152 A JP S61249152A JP 60091512 A JP60091512 A JP 60091512A JP 9151285 A JP9151285 A JP 9151285A JP S61249152 A JPS61249152 A JP S61249152A
- Authority
- JP
- Japan
- Prior art keywords
- time
- program
- signal
- value
- previous notice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
プログラム暴走監視タイマ（以下ＴＦと称す）の時間計
数器が、一定周期時間以上の時間値を計数した時、コン
ピュータ暴走と判定する暴走監視方式に於いて、該時間
計数器の時間計数値が、所定値より僅か短い予告割込時
間値になった時、オーバーフロー原因の情報を外部記憶
装置にロギング処理させ、プログラムバグの原因を追跡
調査可能とする。
数器が、一定周期時間以上の時間値を計数した時、コン
ピュータ暴走と判定する暴走監視方式に於いて、該時間
計数器の時間計数値が、所定値より僅か短い予告割込時
間値になった時、オーバーフロー原因の情報を外部記憶
装置にロギング処理させ、プログラムバグの原因を追跡
調査可能とする。
本発明はコンピュータを使用する電子９通信機器の一重
化システムに於いてプログラム動作の正常性を監視する
手段のプログラム暴走処理方式の改良に関する。
化システムに於いてプログラム動作の正常性を監視する
手段のプログラム暴走処理方式の改良に関する。
例えば電子交換機に於いて、プログラムの進行途中でＴ
Ｆオーバフローになると、システムリセットする事によ
りシステムは初期状態に復するがＴＦオーバフローの原
因情報となるバグも消えてしまう、この事は、プログラ
ムのバグ探索上支障を来すので、これを防止する為の対
策が強（望まれて居る。
Ｆオーバフローになると、システムリセットする事によ
りシステムは初期状態に復するがＴＦオーバフローの原
因情報となるバグも消えてしまう、この事は、プログラ
ムのバグ探索上支障を来すので、これを防止する為の対
策が強（望まれて居る。
第３図は、従来のプログラム暴走処理方式を示すブロッ
ク図、第４図は流れ図である。
ク図、第４図は流れ図である。
図中１はプログラム暴走監視タイマ（ＴＦ）、２は時間
計数器を示す。
計数器を示す。
第３図に於いて、ＴＦにクロック信号ＣＰが人、力され
ると時間計数器２はクロック信号ｃｐをカウントし、プ
ログラム動作正常ならば一定間隔でクリア信号ＣＲＰが
時間計数器２に入力されるので、時間ｉ十数器２はリセ
ットになりプログラムの正常性が確認され、システムリ
セット信号は出力されずプログラムは正常動作を゛続行
する。即ち、・その状態を第４図で示すならば、正常動
作、ＴＦオーバフロー、ＣＲＰでＮＯ１従って再度正常
動作を繰り返すことになる。
ると時間計数器２はクロック信号ｃｐをカウントし、プ
ログラム動作正常ならば一定間隔でクリア信号ＣＲＰが
時間計数器２に入力されるので、時間ｉ十数器２はリセ
ットになりプログラムの正常性が確認され、システムリ
セット信号は出力されずプログラムは正常動作を゛続行
する。即ち、・その状態を第４図で示すならば、正常動
作、ＴＦオーバフロー、ＣＲＰでＮＯ１従って再度正常
動作を繰り返すことになる。
この時プログラム動作に異常が発生すると、時間計数器
２にクリア信号ＣＲＰが入力されないので、時間計数器
２は継続登算し第４図の示す如くＴＦオーバフローにな
り、オーバフロー信号０ｖＦＰを出しシステムリセット
になる。且つその時点のプログラムは異常原因情報を含
んでいる為、第４図に示す正常動作が行えない。従って
システムとしては早急に正常動作を回復させる為、時間
計数器２からのオーバフロー信号０ＶＦＰでシステムリ
セットによりシステムの中央処理装置、主記憶装置内の
システム状態表示、及びメモリ内容。
２にクリア信号ＣＲＰが入力されないので、時間計数器
２は継続登算し第４図の示す如くＴＦオーバフローにな
り、オーバフロー信号０ｖＦＰを出しシステムリセット
になる。且つその時点のプログラムは異常原因情報を含
んでいる為、第４図に示す正常動作が行えない。従って
システムとしては早急に正常動作を回復させる為、時間
計数器２からのオーバフロー信号０ＶＦＰでシステムリ
セットによりシステムの中央処理装置、主記憶装置内の
システム状態表示、及びメモリ内容。
プログラムカウンタについて第４図に示すプログラム再
設定をし正常動作となるようにする。
設定をし正常動作となるようにする。
しかしながら、前記システムリセットが行われると、そ
の為にＴＦオーバフロー原因のシステム状態表示、プロ
ゲラ、ムカウンタ、バグを含んだプログラムを記憶して
居る主記憶装置の内容等各種情報も同時に消えてしまう
ので、プログラムのバグ原因を追跡調査できない問題点
がある。
の為にＴＦオーバフロー原因のシステム状態表示、プロ
ゲラ、ムカウンタ、バグを含んだプログラムを記憶して
居る主記憶装置の内容等各種情報も同時に消えてしまう
ので、プログラムのバグ原因を追跡調査できない問題点
がある。
上記問題点は、ＴＦの時間計数器の時間計数値と所定値
より僅か短い時間値を、時間設定器に設定した値と比較
しこの値になった時、少なくとも主記憶装置に記憶して
いるプログラムを外部記憶装置ヘロギングする割込信号
を発する様にした本発明のプログラム暴走処理方式によ
り解決される。
より僅か短い時間値を、時間設定器に設定した値と比較
しこの値になった時、少なくとも主記憶装置に記憶して
いるプログラムを外部記憶装置ヘロギングする割込信号
を発する様にした本発明のプログラム暴走処理方式によ
り解決される。
本発明によれば、プログラム暴走直前の時間となった時
信号を出力する時間計数器の時間計数値と、予告割込時
間となった時信号を出力する時間設定器の設定値が一致
した事を比較回路で確認されると、ＴＦからの予告割込
信号Ｆ’ＲＩで予告割込状態となった予告割込用フリッ
プフロップ５の動作で、通常プログラム動作を中断、予
告割込処理として外部記憶装置を起動し、中央処理装置
と主記憶装置内のシステム状態表示、プログラムカウン
タ、バグを含んだプログラム等ＴＦオーバフローの各種
原因情報を、それぞれのマイクロプロセッサのサポート
で外部記憶装置へロギング処理されるのでプログラムバ
グの原因を追跡調査する為の情報消失も防止出来る。
信号を出力する時間計数器の時間計数値と、予告割込時
間となった時信号を出力する時間設定器の設定値が一致
した事を比較回路で確認されると、ＴＦからの予告割込
信号Ｆ’ＲＩで予告割込状態となった予告割込用フリッ
プフロップ５の動作で、通常プログラム動作を中断、予
告割込処理として外部記憶装置を起動し、中央処理装置
と主記憶装置内のシステム状態表示、プログラムカウン
タ、バグを含んだプログラム等ＴＦオーバフローの各種
原因情報を、それぞれのマイクロプロセッサのサポート
で外部記憶装置へロギング処理されるのでプログラムバ
グの原因を追跡調査する為の情報消失も防止出来る。
以下図面に示す実施例により、本発明の内容を具体的に
説明する。− 第１図は本発明になるプログラム暴走処理方式のブロッ
ク図であり、第２図は流れ図である。
説明する。− 第１図は本発明になるプログラム暴走処理方式のブロッ
ク図であり、第２図は流れ図である。
図中３は時間設定器、４は比較回路、５は予告割込用フ
リップフロップを示す。尚、全図を通じて同一符号は同
一対象物を示す。
リップフロップを示す。尚、全図を通じて同一符号は同
一対象物を示す。
図中プログラム暴走監視タイマ（ＴＦ）１０時間計数器
２にクロック信号ＣＰが入力されると、時間計数器２は
クロック信号ＣＰをカウントし、プログラム動作正常な
らば一定間隔のクリア信号ＣＲＰにより時間計数器２も
解除されるが、システムリセット信号は出さずプログラ
ムは正常動作を続行する。もしプログラム動作に異常が
あった場合は、クリア信号ＣＲＰが入力されないので時
量計数器２は継続登算しオーバフローになってしまうの
で、その値より僅かに短く予告割込時間設定器３の時間
値を設定すると、比較回路４は時間計数器２の計数時間
値と予告割込時間設定器３に設定された設定時間値を比
較回路で確認し、両値が一致した時予告割込信号ＰＲＩ
を予告割込用フリツブフロップ５に送出する。
２にクロック信号ＣＰが入力されると、時間計数器２は
クロック信号ＣＰをカウントし、プログラム動作正常な
らば一定間隔のクリア信号ＣＲＰにより時間計数器２も
解除されるが、システムリセット信号は出さずプログラ
ムは正常動作を続行する。もしプログラム動作に異常が
あった場合は、クリア信号ＣＲＰが入力されないので時
量計数器２は継続登算しオーバフローになってしまうの
で、その値より僅かに短く予告割込時間設定器３の時間
値を設定すると、比較回路４は時間計数器２の計数時間
値と予告割込時間設定器３に設定された設定時間値を比
較回路で確認し、両値が一致した時予告割込信号ＰＲＩ
を予告割込用フリツブフロップ５に送出する。
予告割込用フリップフロップ５の動作でシステムは、予
告割込処理として通常プログラムの動作を中断し外部記
憶装置を起動、中央処理装置、主記憶装置内のシステム
状態表示、プログラムカウンタ、バグを含んだプログラ
ムのメモリ内容環ＴＦオーバフローの原因情報をマイク
ロプロセッサのサポートにより外部記憶装置ヘロギング
されるのでプログラムバグの原因を引き続いて追跡調査
出来る。
告割込処理として通常プログラムの動作を中断し外部記
憶装置を起動、中央処理装置、主記憶装置内のシステム
状態表示、プログラムカウンタ、バグを含んだプログラ
ムのメモリ内容環ＴＦオーバフローの原因情報をマイク
ロプロセッサのサポートにより外部記憶装置ヘロギング
されるのでプログラムバグの原因を引き続いて追跡調査
出来る。
尚予告割込処理のロギングが終わるとと時間計数器２か
らのＴＦオーバフロー信号０ＶＦＰによって、第２図の
流れ図に沿ってシステムリセットとなり予告割込終了、
従って中央処理装置、主記憶装置内のシステム状態表示
、プログラムカウンタ、メモリ内容等もプログラム再設
定に依って正常状態に改めて設定されるので正常動作は
可能になる。
らのＴＦオーバフロー信号０ＶＦＰによって、第２図の
流れ図に沿ってシステムリセットとなり予告割込終了、
従って中央処理装置、主記憶装置内のシステム状態表示
、プログラムカウンタ、メモリ内容等もプログラム再設
定に依って正常状態に改めて設定されるので正常動作は
可能になる。
以上詳細に説明した通り、本発明に依ればプログラム異
常動作時の原因情報が、予告割込時に外部記憶装置へロ
ギング出来る事に依って、プログラムのバグ原因を引き
続いて点検調査比°来る様になる効果がある。
常動作時の原因情報が、予告割込時に外部記憶装置へロ
ギング出来る事に依って、プログラムのバグ原因を引き
続いて点検調査比°来る様になる効果がある。
第１図は本発明の実施例の
プログラム暴走処理方式ブロック図、
第２図は本発明の実施例の
プログラム暴走処理方式流れ図、
第３図は従来例の
プログラム暴走処理方式ブロック図、
第４図は従来例の
プログラム暴走処理方式流れ図である。
図に於いて
１はプログラム暴走監視タイマ、
２は時間計数器、３は時間設定器、
４は比較回路、
５は予告割込用フリップフロップを示す。
Claims (1)
- 【特許請求の範囲】 正常動作時は一定周期の信号で時間計数器（２）のリ
セット信号を出力し、該時間計数器（２）が該一定周期
時間以上の所定の時間値を計数した時、コンピュータ暴
走と判定する暴走監視方式に於いて、 該時間計数器（２）の時間計数値と、該所定値より僅か
短い時間値を時間設定器（３）に設定した値と比較し、
その値が一致した時、 少なくとも主記憶装置に記憶されて居るプログラムを、
外部記憶装置にロギングする割込信号を発するようにし
たことを特徴とする、プログラム暴走処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60091512A JPS61249152A (ja) | 1985-04-27 | 1985-04-27 | プログラム暴走処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60091512A JPS61249152A (ja) | 1985-04-27 | 1985-04-27 | プログラム暴走処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61249152A true JPS61249152A (ja) | 1986-11-06 |
Family
ID=14028457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60091512A Pending JPS61249152A (ja) | 1985-04-27 | 1985-04-27 | プログラム暴走処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61249152A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04323740A (ja) * | 1991-04-24 | 1992-11-12 | Toshiba Corp | Ｗｄｔ回路 |
| JP2011177390A (ja) * | 2010-03-02 | 2011-09-15 | Sophia Co Ltd | 遊技機 |
| JP2015026230A (ja) * | 2013-07-26 | 2015-02-05 | Ｎｅｃエンジニアリング株式会社 | 通信システム及び通信装置、並びにファームウェア稼動異常復旧制御方法 |
-
1985
- 1985-04-27 JP JP60091512A patent/JPS61249152A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04323740A (ja) * | 1991-04-24 | 1992-11-12 | Toshiba Corp | Ｗｄｔ回路 |
| JP2011177390A (ja) * | 2010-03-02 | 2011-09-15 | Sophia Co Ltd | 遊技機 |
| JP2015026230A (ja) * | 2013-07-26 | 2015-02-05 | Ｎｅｃエンジニアリング株式会社 | 通信システム及び通信装置、並びにファームウェア稼動異常復旧制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61249152A (ja) | プログラム暴走処理方式 | |
| US3671940A (en) | Test apparatus for digital computer | |
| JPH03175537A (ja) | デバッグ用マイクロプロセッサのエラー制御装置 | |
| US6260100B1 (en) | System and method for arbitrating interrupts on a daisy-chained architected bus | |
| JPS5878239A (ja) | 演算制御回路 | |
| JP2731386B2 (ja) | 制御装置 | |
| JPH03132829A (ja) | パリテイ検査システム | |
| JPH0149975B2 (ja) | ||
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPS5935250A (ja) | プログラム制御装置 | |
| JPS61241848A (ja) | 電子計算機の異常検出回路 | |
| JPH03156647A (ja) | ウォッチドッグタイマ | |
| JPS6344252A (ja) | 電子計算機の異常動作監視装置 | |
| JPS63138437A (ja) | プログラム制御システム | |
| JPS59208627A (ja) | デ−タ処理装置 | |
| JPS59148961A (ja) | プロセツサの動作監視方式 | |
| JPH0432418B2 (ja) | ||
| JPS61224047A (ja) | オ−バ−フロ−予告割込方式 | |
| JPS61153740A (ja) | 割込制御回路 | |
| JPS6186857A (ja) | 入出力制御方式 | |
| JPS6254343A (ja) | デ−タ処理装置 | |
| JPH05108213A (ja) | ウオツチ・ドツグ・タイマによるリセツト処理回路 | |
| JPS62113245A (ja) | シグナルプロセサの動作監視装置 | |
| JPS5911936B2 (ja) | デ−タツウシンシヨリソウチ | |
| JPH04148430A (ja) | エミュレータにおけるタイムアウト制御方式 |