JPH01163844A - マイクロコンピュータの制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロコンピュータ制御システムにおけるマ
イクロコンピュータの暴走検出機能および暴走検出時の
強制リセット機能をもつ制御回路に関するものである。

従来の技術 従来、マイクロコンピュータの暴走を検出するための手
段としては、マイクロコンピュータの内蔵する暴走検出
機能（ウォッチ・ドッグ機能）を用いる方法がとられて
いる。この手段を以下説明する。

第４図はマイクロコンピュータ動作時の処理の流れを簡
易的に示したもので、太線矢印で示した流れがメインフ
ローを表わし、の〜■は表示処理。

出力処理、キー取り込み処理などの各メイン処理を示す
。（９，＠、＠、＠はサブ処理で各々対応するメイン処
理内で呼び出されて処理される。マイクロコンピュータ
は常時■→■−一−［Ｆ］→のの順で各メイン処理とこ
れに付随するサブ処理を実行するため、このメインフロ
ー１周に要する時間。

つまりプログラムの走行時間はある規定できる範囲内の
値となる。暴走検出を行なうためにマイクロコンピュー
タの内部タイマーを専用に設け、−方プログラムにおい
て、例えば第５図で示したように第５図の［Ｆ］と［Ｆ
］の処理の間に、■という処理を追加し、ここでは暴走
検出用に設けられた前記内部タイマーのリセットを行な
うようにする。

マイクロコンピュータが正常にメインフローを■→■−
−−［Ｆ］→■の順で実行している場合は毎回Ｃ処理を
行なってタイマーのリセットを行なうが、例えば暴走が
発生して破線矢印のようにＣ処理からの処理に移らずに
の処理に戻ってしまうような流れになると、＠ｌ処理が
実行されなくなってタイマーがカウントをし続け、ある
時間が経過した時点でタイマーがオーバーフローしてし
まい、これによって暴走が検出できる。

暴走検出機能を有するマイクロコンピュータはこのオー
バーフローを直接ハード処理して、リセット用ポートに
リセット信号を送るという機能を合わせ持っている。

発明が解決しようとする問題点 ところがこのような方式であると暴走の形態によっては
、つまり暴走時のプログラムの流れ方によっては検出で
きない場合が生じる。第５図においてＣ処理を含む経路
でマイクロコンピュータが暴走した場合、例えばの→［
Ｆ］→［Ｆ］→■という流れで暴走した場合にはＣ処理
が行なわれてタイマーがリセットされてしまうため、検
出することは不可能である。

問題点を解決するための手段 この問題点を解決するためには、先に述べたプログラム
の走行時間がある範囲で規定されるという点に着目し、
走行時間を監視してこの規定範囲よりはずれた場合に暴
走と判定する手法を用いる。

こうすると、上記のような経路で暴走した場合は走行時
間が規定よりも短くなるためこれを検出できる訳である
。この方法はマイクロコンピュータ内部で行なおうとす
るとハード処理だけでは難しくソフト処理、つまりプロ
グラムの助けを借りなければならないため、そのプログ
ラム自体が暴走してしまった場合には不可能であり信頼
性にかける。このためマイクロコンピュータの出力信号
の数をカウントし、その数が規定された数より多い場合
にマイクロコンピュータのリセット信号を出力する暴走
検出用の制御回路を設けたものである。

作用 暴走検出機能内蔵のマイクロコンピュータにおいて暴走
検出用のタイマーをリセットすると同時に、任意の出力
ポートからパルス信号を出力する処理を設け、タイマー
のリセット毎に規定のパルス幅を有した信号を出力する
。この信号の周期は変動はするものの前述のように規定
されたある範囲に入っている。外部回路として、この信
号を入力して電源周波数の規定サイクル中に取り込んだ
信号数を計数するカウンタ回路を設ける。信号の周期は
ある範囲で規定されているので、上述の電源周波数の規
定サイクルの間に取り込まれる信号数もある範囲で規定
される。マイクロコンピュータが前述のように■→［Ｆ
］→［Ｆ］→のという流れで暴走した場合には、この信
号の周期は短くなるため、規定電源サイクル中に取り込
まれる信号数は規定よりも多くなる。これをカウンタ回
路にて検出して、同回路の動作によってマイクロコンピ
ュータリセットポートにリセット用の信号を送って、こ
れを強制的にリセットし、暴走を阻止する。

実施例 １はマイクロコンピュータである。２ａ、２ｂは二進カ
ウンタ、３は遅延回路を示し、これらで制御回路を構成
する。マイクロコンピュータ１のＤ端子からは正常時に
は周期が１０以上の信号ｄから出力されている。二進カ
ウンタ２ａのクロック端子ＣＬＫ（１）には電源周波数
に同期した信号ｆ□が入力されており出力端子Ｑ２から
はこの信号ｆ１の周波数を１／２に分周した信号ｆ２が
出力される。この信号ｆ２は二進カウンタ２ｂのリセッ
ト端子ＲＥＳ　（Ｃ）に入力されており、このため二進
カウンタ２ｂはクロック端子ＣＬＫ（２）に入力される
信号ｄのパルス数を信号ｆ２がＬｏｔｓレベルの期間、
カウントすることになる。一方二進カウンタ２ｂの出力
端子ＱＮからは各々信号ｄをＮ分周した信号が出力され
ているが、このうちＱ、とＱ、端子からの信号のＡＮＤ
をとった信号ｇが遅延回路３を通じてマイクロコンピュ
ータ１のリセット端子ＲＥＳに入力されている。

正常時の各信号の様子を第２図に示す。

信号ｆ２のＬｏ％ルベル期間に二進カウンタ２ｂに入力
される信号ｄのパルス数は信号ｆ２がＬｏｗレベルに立
ち下った直後に信号ｄが入った場合で、かつ信号ｄの周
期が最小値Ｔ０の場合に最大になり、１１パルスとなっ
ている。第２図のように正常動作時は信号ｆ２のＬｏｗ
レベル期間中にＱ、、Ｑ、出力が両者ともＨｉｇｈレベ
ルになることはないので両者のＡＮＤをとった信号ｇは
常時Ｌｏｗレベルになっている。ところがマイクロコン
ピュータ１が暴走して前述のような内蔵された暴走検出
機能では検出できないような状態になった場合は、信号
ｄの周期が短くなるため信号ｆ２のＬｏｗレベル期間に
二進カウンタ２ｂに入力される信号ｄのパルス数は１１
よりも大きくなる。このときの各信号の様子を第３図に
示した。信号ｄの入力パルス数が最大数１１を越えて１
２になると二進カウンタ２ｂのＱｌ、０４出力は両方と
もＨｉｇｈレベルになり、このためそれまではＬｏｗレ
ベルであった信号ｇもＨｉｇｈレベルになる。このＨｉ
ｇｈレベルの信号が遅延回路３を通じてマイクロコンピ
ュータ１のリセット端子ＲＥＳに入力されることにより
マイクロコンピュータ１は強制的にリセットされ、その
暴走を阻止することができる。

発明の効果 以上の説明のように本発明によって従来本質的に検出す
ることができなかったマイクロコンピュータの暴走が検
出可能となり、従来から用いているマイクロコンピュー
タ内蔵のウォッチ・ドッグ機能と組み合せて暴走発生時
にマイクロコンピュータを強制リセットすることにより
システムの安全性を向上することができる。

【図面の簡単な説明】

第１図は本発明に基づく一実施例の回路図を示したもの
で、第２図、第３図はこの実施例における各部の信号波
形図を示し、第４図はマイクロコンピュータの処理フロ
ーを簡易的に示した説明図。 第５図はこれに暴走検知機能を加えた従来の方式を示し
た説明図である。 １・・・マイクロコンピュータ、 ２ａ、２ｂ・・・二進カウンタ、　３・・・遅延回路。

Claims (1)

【特許請求の範囲】
1. 交流電源と、ある規定された範囲の周期をもつ信号を常
   時出力するマイクロコンピュータと、このマイクロコン
   ピュータの出力信号を入力して前記交流電源の電源周波
   数の規定のサイクルの中に取り込まれる前記出力信号の
   数をカウントするとともにそのカウントされる前記出力
   信号の数が規定された数より多い場合に前記マイクロコ
   ンピュータのリセット用の信号を出力する制御回路とで
   構成されたことを特徴とするマイクロコンピュータの制
   御回路。