JPH04107748A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関する。

〔従来の技術〕

近年、マイクロプロセッサまたはワンチップ・マイクロ
コンピュータ（以下、両者を総称し、マイクロコンピュ
ータと云う）においては、その集積度の向上に伴ない、
アドレッシング可能な１０グラム・メモリ空間が拡大し
、或は内蔵メモリ容量が増大して、更に、様々な周辺機
能内蔵による時分割制御等を含む、より複雑な制御を行
うことが可能となってきている。このような動向に件な
い、その応用分野も、家電などをの身近な民生分野から
、ＯＡ機器、通信機器および自動車用のエンジン制御等
を含む多岐に亘る分野に拡大している。

これらの応用分野においては、制御作用の中枢機能を果
すマイクロコンピュータに、何等かの要因による暴走状
態等の異常動作が発生する場合には、この暴走状態を逸
早く検出する機能が極めて重要な要素となってきている
。

従来、何等かの外的要因または当初子期し得なかったよ
うな特殊条件等によって、プログラムが無限ループに突
入するなどの暴走状態になった場合には、これを検出す
る回路としては、一般に、ウォッチドッグ・タイマが用
いられている。このウォッチドッグ・タイマは、所定の
クロック・ソースをカウントして、一定時間ごとにオー
バーフローすることにより、マイクロコンピュータに対
する割込み信号またはリセット信号を発生するインター
バル・タイマで、プログラムによりクリアすることがで
きる。即ち、プログラム実行における一連の処理が所定
時間内に終了しない場合には、この状態をプログラム実
行異常と見なして、割込み信号を発生したり、内部リセ
ット信号を発生する機能を有する回路である。

第４図に示されるのは、この従来のウォッチドッグ・タ
イマの構成を示すブロック図である。第４図において、
所定のクロックソース１０ｇは、インターバル・タイマ
１４（ウォッチドッグ・タイマ）に入力されてカウント
され、このカウント値のオーバフローにより、インター
バル・タイマ１４の内部において生成されるオーバーフ
ロー信号を介して、割込み信号またはリセット信号１１
Ｑを発生して出力する。この割込み信号またはリセット
信号１１０により、マイクロコンピュータに対する割込
み、またはリセットがかけられる。また、インターバル
・タイマ１４は、カウンタ動作中において、クリア命令
１０９を介してクリアされる。

従って、第５図に示されるように、予めプログラム処理
ルーチン中に、インターバル・タイマ１４がオーバーフ
ローする以前の時間に対応する短い周期でクリア命令１
０９を適宜配置しておけば、プログラムが正しい処理ル
ーチンを実行している場合には、前記クリア命令１０９
によりインターバル・タイマ１４がクリアされ、オーバ
ーフローは発生しない。しかし、何等かの原因によりプ
ログラムが暴走し、第５図における■のように無限ルー
プに入った場合には、クリア命令１０９が実行されない
ためにオーバーフローが発生し、前述のように、割込み
信号またはリセット信号が発生して、異常状態から抜は
出すことができる。

実際のプログラム処理ルーチンは、第５図に示されるよ
りも更に複雑であり、途中においてサブルーチンまたは
周辺機能からの割込み処理ルーチン等に分岐されるため
、これらの分岐処理時間をも考慮してクリア命令を配置
する必要があるが、ここにおいては省略する。

〔発明が解決しようとする課題〕

上述した従来のマイクロコンピュータにおけるウォッチ
ドッグ・タイマにおいては、第５図における■にて示さ
れるケースのように、クリア命令以外のところにおいて
無限ループに入った場合には、前述のように、暴走状態
に対応して、所定の割込み信号またはクリア信号が発生
し、マイクロコンピュータに対する割込みまたはリセッ
トがかけられるが、第５図における■または■にて示さ
れるケースのように、クリア命令を含む部分において無
限ループに入った場合には、ウォッチドッグ・タイマ１
４がクリアされるため、暴走状態が生起しているにもか
かわらず、マイクロコンピュータに対する割込み、また
はリセットがかからず、このため、当該マイクロコンピ
ュータを、無限ループから脱却させることができないと
いう欠点かある。

〔課題を解決するための手段〕

本発明のマイクロコンピュータは、所定の書込み命令に
よって、データの書込みが行われる所定ピッ）Ａのコン
ベア・レジスタと、前記コンベア・レジスタに対する書
込みアクセスを検出して、所定のパルスを出力する書込
みアクセス検出回路と、前記書込みアクセス検出回路か
ら出力されるパルスをカウントするカウンタと、前記コ
ンベア、レジスタに対するデータ書込み時に、前記コン
ベア　しジスタの内容と前記カウンタの内容とを比較し
て、両者一致する場合には一致検出パルスを出力し７、
一致しない場合には不一致検出パルスを所定の割込み信
号またはリセット信号として出力する比較回路と、所定
のクロ・ツク・ソースを入力として、所定クロック数を
カウントした後に、所定の割込み信号またはリセット信
号を発生して出力するとともに、前記比較回路から入力
される一致検出パルスにより、当該カウント値をクリア
されるインターバル・タイマと、をプログラム暴走検出
手段として備えて構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。第１図
は、本発明の第１の実施例を示すブロック図である。第
１図に示されるように、本実施例は、コンベア・レジス
タ１と、書込みアクセス検出回路２と、カウンタ３と、
比較回路４と、インターバル・タイマ５と、ＣＰＵ６と
、を備えて構成される。

第１図において、コンベア・レジスタ１は、ＣＰＵ６に
おいで所定データの書込み命令が実行されることにより
、内部バス２１）■を介してデータが書込まれる４ビツ
ト長のレジスタである。書込みアクセス検出回路２は、
コンベア・レジスタ１に対する書込み命令の実行を検出
して、■パルスを発生する回路で、カウンタ３は、書込
みアクセス検出回路２から出力されるパルスをカウント
する４ビツト・アップ・カウンタである。比較回路４は
、コンベア・レジスタ１に対する書込みが行われる時に
、コンベア・レジスタ１の内容と、カウンタ３の内容と
を比較し、一致した場合には、所定の一致検出バルス１
０２をインターバル・タイマ５に対して出力し、不一致
の場合には、不一致検出パルス１０３をリセット信号と
して出力する。

インターバル・タイマ５は、クロック・ソース１０４に
基づいてカウント動作を行う所定ビット長のインターバ
ル・タイマで、カウント動作によるオーバーフローによ
り、リセット信号１０５を発生して出力し、また、比較
回路４から出力される一致検出パルス１０２の入力によ
り、クリアされる。

次に、第２図を参照し、第１図に基づいたプログラムの
実行動作について説明する。説明を簡単にするために、
リセット入力後に、Ａ番地より第２図の矢印にて示され
るようなプログラムの流れにより、一連の処理が繰返さ
れるものとする。この時、第１図のインターバル・タイ
マ５のオーバーフロー時間をＴとし、この時間Ｔ以内の
時間間隔で、コンベア・レジスタ１にデータを書込む命
令を置く。ここで、コンベア・レジスタ１を４ビツトと
すると、００Ｈ〜０ＦＨ（Ｈは１６進数を示す）までの
データをコンベア・レジスタ１に書込むことができる。

例えば、第２図に示されように、正常時においては、Ａ
番地からＰ番地に置かれる命令を、Ａ番地から順次に、
各番地間の命令実行間隔が時間Ｔ以内において実行され
てゆくように、Ａ番地に、コンベア・レジスタ１にデー
タ０１８を書込む命令を置き、Ｂ番地に、コンベア・レ
ジスタ１にデータ０２Ｈを書込む命令を置き、Ｃ番地に
、コンベア・レジスタ１にデータＱ３Ｈを書込む命令を
置き、以下、順次に、Ｐ番地までコンベア・レジスタ１
にデータを書込む命令を置く。なお、Ｐ番地には、デー
タＯＯＨを書込む命令が置かれる。

マイクロコンピュータに対するリセ・ソト入力により、
コンベア・レジスタ１、カウンタ３およびインターバル
・タイマ５における内容は全てクリアされ、インターバ
ル・タイマらは、クロック・ソース１０４の入力に基づ
き、カウント動作を実行する。リセット入力後において
、Ａ番地におけるコンベア・レジスタ１に対するデータ
ＯＩＨの書込み命令の実行により、コンベア・レジスタ
１にはデータＯＩＨが書込まれるとともに、書込みアク
セス検出回路２より１パルス１０１が出力されてカウン
タ３に入力される。カウンタ３においては、１パルス１
０１の入力によりカウント・アップされ、０１）１とな
る。この時、コンベア・レジスタ１の内容０１Ｈと、カ
ウンタ３の内容０１Ｈとが比較回路４において比較され
るが、両者が一致するため、致検出パルス１０２が出力
され、タイマ・クリア信号ヒしてインターバル　タイマ
５に人力される。

インターバル・タイマ５においては　一致検出パルス１
０２の入力によりクリアされ、再びＯからクロック　ソ
ース１０４のカウントを再開される８マイクロコンピユ
ータの正常動作状態において、時間Ｔ以内にＢ番地に置
かれているコンベア・レジスタ１に対するデータ０２Ｈ
の書込み命令が実行されると、コンベア・レジスタ１に
はデータ０２Ｈが書込まれ、書込みアクセス検出回路２
から出力されるパルス１０１により、カウンタ３がＯＩ
Ｈから０２８にカウント・アップされる。この結果、比
較回路４からは、一致検出を示す一致検出バルス１０２
が出力され、インターバル・タイマ５に入力されて、イ
ンターバル・タイマ５はクリアされる。このため、オー
バーフローは発生しない。

以下、プログラムが正常に実行されるでいる状態におい
ては、同様にＣ番地にあるデータ０ＦＩ（のコンベア・
レジスタ１に対する書込み命令か実行されると、カウン
タ３はＯＦＨにカウント　アップされ、コンベア・レジ
スタ１の内容と一致するため、同様に、インターバル・
タイマ５はクリアされる。更に、Ｐ番地にあるデータＯ
ＯＨのコンベアレジスタ１に対する書込み命令の実行に
より、カウンタ３はＯＦＨからＯＯＨに変化し、コンベ
ア・レジスタ１の内容と一致する。次いで、プログラム
の先頭に戻り、時間Ｔ以内においてＡ番地にアクセスし
て、以下、一連の動作か繰返される。

他方において、例えば、Ｂ番地において、コンベア・レ
ジスタ１に対してデータ０１＃４が書込まれ、カウンタ
３がＱＩＨに変化して、比較回路４から出力される一致
検出パルス１０２によりインターバル・タイマ５がクリ
アされた後、第２図に示される■のような無限ループに
入った場合には、時間Ｔを経過してもＣ番地に対応する
処理が実行されないため、比較回路４からは一致検出パ
ルス１０２が出力されず、従って、インターバル・タイ
マ５はオーバフローし、インターバル・タイマ５からは
リセット信号１０５が出力されて、当該異常状態から抜
出すことが可能となる。また、第２図の■のルーズに入
った場合には、２回目にデータ０２Ｈかコンベア・レジ
スタ１に書込まれる時にカウンタ３は０３Ｈに変化する
ため、両者は不一致となり、比較回路４からは不一致検
出パルス１０３かリセット信号として出力され、マイク
ロコンピュータがリセットされる。

更に、第２図の■のように、コンベア・レジスタ１に対
する書込み命令を複数含んでいるルーチンをループする
場合、或はまた、特定範囲のループではなく、Ａ−Ｂ−
Ｃ−Ｄ→・・・・・−→ｏ−ｐの番地以外のシーケンス
においてプログラムが実行される場合においても、イン
ターバル・タイマ５におけるオーバーフローまたは不一
致検出により異常状態が検出され、マイクロコンピュー
タに対するリセット信号が生成される。

次に、第３図を参照して本発明の第２の実施例について
説明する。第３図は、本発明の第２の実施例を示すブロ
ック図である。第３図に示されるように、本実施例は、
コンベア・レジスタ７と、書込みアクセス検出回路８と
、カウンタ９と、比較回路１０と、インターバル・タイ
マ１１と、ＣＰＵ１２と、比較ビット指定フラグ１３と
、を備えて構成される。

第３図において、コンベア・レジスタ７、書込みアクセ
ス検出回路８、カウンタ９、比較回路１０、インターバ
ル・タイマ１１およびＣＰ　Ｌｌ　１２については、前
述の第１の実施例の場合と同一の構成であるが、本実施
例においては、新たに比較ビット指定フラグ１３が加え
られている。

第３図において、比較回路ｌＯにおいては、比較ビット
指定フラグ１３が０”の時には、コンベア・レジスタ７
の４ビツトのデータと、カウンタ９の全ビット（４ビツ
ト）とが比較され、比較ビット指定フラグＩ３が“１”
の時には、コンベア・レジスタ７の下位ビットのデータ
と、カウンタ９の下位ビットとが比較され、上位１ビツ
トの比較は行われない９比較ビツト指定フラグ１３に対
する書込みは、内部バス２０２を介して行われる。

従って、前述の第１の実施例においては、プログラム中
のコンベア・レジスタ７に対する書込み命令が１６個で
あるのに対して、本実施例においては、ＵＩＦ（〜ｆＪ
ｇ）ｌの８個のデータの書込み命令を、それぞれ配置す
ればよい。即ち、全プログラムの長さに応じて、コンベ
ア・レジスタ７に対する書込み命令の数を調整すること
か可能である。

上述の第１および第２の実施例においては、コンベア・
レジスタおよびカウンタのビット長を、それぞれ４ビツ
ト長としたが、この４ビツト以外のビット長に対しても
、本発明が適用できることは云うまでもない。また、１
０グラムの実行についても、上記の実施例においては、
比較的単純なフローを想定して説明を行っているが、サ
ブルーチン処理および割込み処理等が含まれる実際のプ
ログラムの実行に際しても、プログラム処理時間および
処理フロー等を考慮して、適切な番地に、コンベア・レ
ジスタに対する書込み命令を配置すればよいことは明ら
かである。

更に、本発明の適用に当り、インターバル・タイマに供
給されるクロック・ソースの周波数を、所定の複数種類
の周波数の中から選択するようにし、インターバル・タ
イマにおけるオーバーフローの発生間隔を調整すること
かできるようにしてもよいことは明らかである。

〔発明の効果〕

以上、詳細に説明したように、本発明は、特定のコンベ
ア・レジスタに対する書込みデータの内容と、このコン
ベアーレジスタに対する書込み作用に伴なってカウント
作用が行われるカウンタの内容とを比較する手段を備え
、コンベア・レジスタに対する書込みデータを、一連の
プログラム実行シーゲンスの中で書換えてゆき、所定時
間内において、前記コンベア・レジスタに書込まれたデ
ータと、前記カウンタの内容とが一致する場合には、所
定のインターバル・タイマをクリアして、所定時間内に
書込みアクセスが行われなかった場合、インターバル・
タイマのオーバフローによりリセット信号を発生するこ
とにより、プログラム実行中における無限ループの検出
を可能とするとともに、異常シーケンスをも検出するこ
とができるという効果があり、或は、前述のコンベア・
レジスタに書込まれたデータと、前記カウンタの内容と
が一致しない場合には、直配比較回路においてリセット
信号を発生することにより、上述の一致する場合と同様
に、プログラム実行中における無限ループの検出を可能
とするとともに、異常シーケンスをも検出することがで
きるという効果がある。

【図面の簡単な説明】

第１図および第３図は、それぞれ本発明の第１および第
２の実施例を示すブロック図、第２図は、前記第１の実
施例におけるプログラムのフローを示す図、第４図は従
来例のブロック図、第５図は、前記従来例におけるプロ
グラムのフローを示す図である。 図において、１，７・・・・・・コンベア・レジスタ、
２．８・・・・−・書込みアクセス検出回路、３，９・
・・・・・・・・カウンタ、４，１０・・・・・比較回
路、５，１１・・・・・・インターバル・タイマ、６．
１２・・・・・・ＣＰＵ、１３・・・・・・・・・比較
ビット指定フラグ。

Claims (1)

1. 【特許請求の範囲】 所定の書込み命令によって、データの書込みが行われる
   所定ビット長のコンベア・レジスタと、前記コンベア・
   レジスタに対する書込みアクセスを検出して、所定のパ
   ルスを出力する書込みアクセス検出回路と、 前記書込みアクセス検出回路から出力されるパルスをカ
   ウントするカウンタと、 前記コンベア・レジスタに対するデータ書込み時に、前
   記コンベア・レジスタの内容と前記カウンタの内容とを
   比較して、両者一致する場合には一致検出パルスを出力
   し、一致しない場合には不一致検出パルスを所定の割込
   み信号またはリセット信号として出力する比較回路と、 所定のクロック・ソースを入力として、所定クロック数
   をカウントした後に、所定の割込み信号またはリセット
   信号を発生して出力するとともに、前記比較回路から入
   力される一致検出パルスにより、当該カウント値をクリ
   アされるインターバル・タイマと、 をプログラム暴走検出手段として備えることを特徴とす
   るマイクロコンピュータ。