JPH0683671A - 半導体装置の動作監視回路 - Google Patents

Abstract

(57)【要約】 【目的】 制御プログラムに依存せず、ハードウェアの
みで通常動作用のプログラム動作の監視を行うことがで
きる半導体装置の動作監視回路を提供する。 【構成】 アドレス設定メモリ８は、ＣＰＵ２が実行す
るプログラムのアドレスのうち、正常動作時の１サイク
ル中、確実に実行されるアドレスを予め設定する。ＣＰ
Ｕ２のプログラムカウンタ６は、処理を行うプログラム
のアドレス値が順次設定される。比較回路７によって、
プログラムカウンタ６の値とアドレス設定メモリ８の値
とを比較し、一致すれば一致出力１０を出力する。プロ
グラム動作が正常であれば、１サイクルのプログラム実
行毎に、一致信号１０が出力され、ウオッチドッグタイ
マ５はタイムアップせず、リセット信号１１は出力され
ない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
など、アドレス信号を導出しながらプログラム動作を行
う半導体装置の動作監視回路に関する。

【０００２】

【従来の技術】マイクロコンピュータなどの中央演算処
理装置（以下「ＣＰＵ」と略称する。）は、プログラム
カウンタの値に基づいてメモリから命令コードや必要な
データを読出し、対応するプログラムを実行する。しか
し、外部からのノイズなどの影響によって、命令コード
やデータを誤って読出し、所望のプログラムが実行され
ず、暴走する場合がある。そのため、ＣＰＵの暴走を判
定して、処理を正常化するためにウオッチドッグタイマ
が一般に用いられている。

【０００３】図５は、従来のウオッチドッグタイマを含
む半導体装置のプログラムにおける基本的な処理を示す
フローチャートである。ステップａ１で処理をスタート
させる。ステップａ２でメイン処理を行い、所望のプロ
グラムを実行する。ステップａ３では、ウオッチドッグ
タイマの計数値のリセットを行う。ここで、ステップａ
３の処理が終了すると、ステップａ２に戻りループ処理
を行っているので、メイン処理が終了する毎に、ウオッ
チドッグタイマのリセットが行われる。ここで、ウオッ
チドッグタイマのタイムアップ値（予め設定されるタイ
マの基準値）は、ＣＰＵのプログラムのサイクルタイム
（プログラム１回実行するための最大時間）以上に設定
する。ＣＰＵが正常な処理を実行していれば、常にサイ
クルタイム時間内でプログラムを処理をするので、ステ
ップａ２のメイン処理毎にステップａ３でウオッチドッ
グタイマをリセットすれば、ウオッチドッグタイマはタ
イムアップすることはない。したがって、ウオッチドッ
グタイマのタイムアップの出力を監視することで、ＣＰ
Ｕの暴走などを判定することができる。ＣＰＵが暴走し
た場合は、ＣＰＵをリセットしてプログラムを初期状態
から実行させて、処理を正常化させる。ここで、ステッ
プａ３のウオッチドッグタイマのリセット処理をステッ
プａ２のメイン処理の後で行っているけれども、メイン
処理のどの位置で行ってもよい。

【０００４】ウオッチドッグタイマは、マイクロコンピ
ュータに内蔵されているものや、マイクロコンピュータ
の外部でＩＣなどの半導体で構成されているものなどが
ある。マイクロコンピュータに内蔵されている場合は、
ウオッチドッグタイマをリセットするプログラムを通常
動作用のプログラムに組込んで、処理プログラムの実行
毎にリセットしている。また、マイクロコンピュータの
外部にウオッチドッグタイマを設ける場合、ウオッチド
ッグタイマをリセットするプログラムを通常のプログラ
ムに組込んで、プログラムの実行毎に外部のウオッチド
ッグタイマにリセット信号を出力して、リセットを行
う。

【０００５】

【発明が解決しようとする課題】従来のウオッチドッグ
タイマでは、通常プログラムにウオッチドッグタイマを
制御するためのプログラムを組込んでいる。したがっ
て、通常動作用のプログラム以外に、プログラムメモリ
を使用しなければならず、またプログラムを作成する手
間もかかるので効率が悪い。

【０００６】本発明の目的は、制御プログラムを用いず
に通常動作用のプログラムの暴走が判定できる半導体装
置の動作監視回路を提供することである。

【０００７】

【課題を解決するための手段】本発明は、アドレス信号
を導出しながらプログラム動作を行う半導体装置の動作
監視回路において、半導体装置の正常動作時に定期的に
アクセスされるアドレスを設定するアドレス設定回路
と、半導体装置から出力されるアドレス信号の表すアド
レスを設定アドレスと比較し、予め定める時間内にアド
レスが一致するか否かを表す信号を発生する比較回路と
を含むことを特徴とする半導体装置の動作監視回路であ
る。

【０００８】

【作用】本発明に従えば、アドレス設定回路と比較回路
とを含む半導体装置の動作監視回路を用いる。アドレス
設定回路は、半導体装置の正常動作時に定期的にアクセ
スされるアドレスを設定する。比較回路は、半導体装置
から出力されるアドレス信号の表すアドレスを設定アド
レスと比較し、予め定める時間内にアドレスが一致する
か否かを表す信号を発生する。したがって、この半導体
装置の動作監視回路を用いることによって、ウォッチド
ッグタイマなどを制御するためのプログラムを用いずに
ハードウェアのみでプログラムの暴走の判定を行うこと
ができる。

【０００９】

【実施例】図１は、本発明の一実施例の動作監視回路を
含むシングルチップマイクロコンピュータ１における概
略的な電気的構成を示すブロック図である。シングルチ
ップマイクロコンピュータ１は、ＣＰＵ２、読出し専用
メモリ（以下「ＲＯＭ」と略称する。）３、比較部４お
よびウオッチドッグタイマ５から構成される。ＣＰＵ２
は、シングルチップマイクロコンピュータ１の中枢をな
すもので、プログラムカウンタで指定されるプログラム
の内容を読出し、その内容を解読して実行する。ＲＯＭ
３は、プログラムなどが格納され、ＣＰＵ２によってア
ドレスが指定されプログラムが読出される。比較部４の
比較回路７は、ＣＰＵ２のプログラムカウンタ６の値と
アドレス設定メモリ８で設定されたアドレスとを比較す
る。アドレス設定メモリ８には、ＣＰＵ２が実行するプ
ログラムのアドレスのうち、正常動作時の１サイクル中
に確実に実行されるアドレスを設定する。ウオッチドッ
グタイマ５は、プログラムの暴走を監視するタイマであ
る。ウオッチドッグタイマ５のタイムアップ値は、ＣＰ
Ｕ２の１サイクルのプログラムの実行時間以上に設定さ
れている。

【００１０】図２は、図１図示のシングルチップマイク
ロコンピュータ１のプログラムの処理を示すフローチャ
ートである。ステップｂ１で処理をスタートさせ、ステ
ップｂ２でメインのプログラムを処理する。ステップｂ
３では、同じメインのプログラムを処理するけれども、
このステップでは比較回路４のアドレス設定メモリ８に
設定したアドレスをアクセスし、そのアドレスの処理を
行うことを示している。ステップｂ３の実行後は、ステ
ップｂ２に戻るループ構成になっているので、１サイク
ルのメイン処理実行毎に、常に設定アドレスをアクセス
することを示している。ここで、ステップｂ３の設定ア
ドレスアクセスは、ステップｂ２のメイン処理の後に設
定して、メインのプログラムの最後でアクセスするよう
に設定しているけれども、前述のようにメインのプログ
ラムの任意の位置に設定してもよい。すなわち、プログ
ラムのどの位置に設定しても、常に１サイクルのプログ
ラムの実行毎にアクセスするからである。

【００１１】ステップｂ３で、メインのプログラムの処
理において設定アドレスをアクセスしたとき、プログラ
ムカウンタ６とアドレス設定メモリ８の値は同一になる
ので、比較回路７から一致信号１０が出力される。一致
信号１０は、ウオッチドッグタイマ５のリセット端子に
入力され、ウオッチドッグタイマの計数値はリセットさ
れる。前述のように、１サイクルのプログラム実行毎
に、アドレス設定メモリ８のアドレスがアクセスされ
る。したがって、１サイクルの処理プログラム実行毎に
一致信号１０が出力され、ウオッチドッグタイマ５の計
数値がリセットされる。ここで、ウオッチドッグタイマ
５のタイムアップの値は１サイクルのプログラム実行時
間より長く設定されているので、プログラムが正常な処
理をしている間ウオッチドッグタイマ５がタイムアップ
することはない。もし、プログラムが暴走した場合、ウ
オッチドッグタイマ５のタイムアップ時間内にリセット
できず、ウオッチドッグタイマがタイムアップして、リ
セット信号１１が出力される。リセット信号１１は、Ｃ
ＰＵ２のリセット端子に入力される。したがって、ＣＰ
Ｕ２は初期状態からプログラムを実行し、正常な状態に
戻ることができる。

【００１２】図３は、図１図示の比較部４の原理的な構
成を示したブロック図である。図１と対応する部分に
は、同一の参照符を付す。アドレス設定メモリ８には、
ＣＰＵ２が実行するプログラムのアドレスのうち、１サ
イクル中に確実に実行されるアドレスを予め設定する。
プログラムカウンタ６は、プログラムの動作を行うアド
レス値が順次自動的に設定され、この値がアドレス設定
値と一致したときに、一致信号１０が出力される。ま
た、アドレス設定メモリおよび比較回路は必要に応じ複
数個設けてもよい。さらに、この比較する処理は、ＲＯ
Ｍ３に格納されるプログラムには依存せず、ハードウェ
アのみで行われる。

【００１３】図４は、本発明の他の実施例の動作監視回
路を含むシングルチップマイクロコンピュータ２１にお
ける概略的な電気的構成を示すブロック図である。本実
施例は、図２図示の実施例に類似し、対応する部分には
同一の参照符を付す。ＣＰＵ２、ＲＯＭ３および比較部
４は図２と同一の構成であるけれども、外部にウオッチ
ドッグ回路２２を設けて出力回路２３の一致信号２４を
判定している点が異なる。比較回路７において、プログ
ラムカウンタ６の値とアドレス設定メモリ８の値とを比
較し、一致した場合は一致信号１０を出力する。一致信
号１０が出力回路２３に入力された場合、デューティ比
がほぼ５０％のパルス信号が一致信号２４として、出力
回路２３からウオッチドッグ回路２２へ出力される。一
致信号１０が出力回路２３に入力されない場合は、ハイ
レベルまたはローレベルの信号が出力回路２３からウオ
ッチドッグ回路２２へ出力される。ウオッチドッグ回路
２２では、一致信号２４を内蔵の積分回路で一定のレベ
ルの範囲内となるように平滑する。平滑された値が一定
の範囲外となる場合は、出力回路２３からハイレベルま
たはローレベルの信号が出力されていることが判るこの
判定方法は、ノイズなどの影響が少ないので、車載用に
好適に用いられることが多い。ウオッチドッグ回路２２
において、ＣＰＵ２のプログラムが正常に動作し、１サ
イクルのプログラム実行毎に一致信号２４が検出される
と、リセット信号２５は出力されない。ＣＰＵ２が暴走
した場合、一致信号２４の検出の時間間隔が、予め設定
される１サイクルのプログラム実行時間以上になるの
で、リセット信号２５が出力され、ＣＰＵ２のリセット
端子に入力される。したがって、ＣＰＵ２は初期状態か
らプログラムを実行し、正常な状態に戻ることができ
る。

【００１４】以上の実施例では、比較部４においてプロ
グラムカウントの値を用いて判断しているけれども、Ｃ
ＰＵ２から出力されるアドレス信号を用いてもよい。

【００１５】

【発明の効果】以上のように本発明によれば、アドレス
設定回路と比較回路とを設けた動作監視回路を用いて半
導体装置のプログラム動作が正常であるか否かを判断す
ることができる。また、半導体装置のプログラム動作が
異常と判断された場合、半導体装置のプログラムを初期
状態に設定して、正常動作に戻すことができる。

【００１６】したがって、プログラムに依存せず、ハー
ドウェアのみで半導体装置のプログラム動作監視回路を
実現することができる。これによって、プログラム動作
監視のための制御用プログラムを作成する必要はないの
で、プログラムを作成する手間を省くことができ、プロ
グラムメモリを有効に使用することができる。

【図面の簡単な説明】

【図１】本発明の一実施例の動作監視回路を含むシング
ルチップマイクロコンピュータにおける概略的な電気的
構成を示すブロック図である。

【図２】図１図示のシングルチップマイクロコンピュー
タのプログラムの処理を示すフローチャートである。

【図３】図１図示の比較部４の概略的な電気的構成を示
すブロック図である。

【図４】本発明の他の実施例の動作監視回路を含むシン
グルチップマイクロコンピュータにおける概略的な電気
的構成を示すブロック図である。

【図５】従来のウオッチドッグタイマを含む半導体装置
のプログラムにおける基本的な処理を示すフローチャー
トである。

【符号の説明】

１ ワンチップマイクロコンピュータ ２ ＣＰＵ ３ ＲＯＭ ４ 比較部 ５ ウオッチドッグタイマ ６ プログラムカウンタ ７ 比較回路 ８ アドレス設定メモリ １０ 一致信号 １１ タイムアップ信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】 アドレス信号を導出しながらプログラム
   動作を行う半導体装置の動作監視回路において、 半導体装置の正常動作時に定期的にアクセスされるアド
   レスを設定するアドレス設定回路と、 半導体装置から出力されるアドレス信号の表すアドレス
   を設定アドレスと比較し、予め定める時間内にアドレス
   が一致するか否かを表す信号を発生する比較回路とを含
   むことを特徴とする半導体装置の動作監視回路。