JPS6285348A - シグナルプロセツサの自己監視回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシグナルプロセッサの動作が正常であるかどう
かを監視するシグナルプロセッサの動作監視回路に関し
、特にシグナルプロセッサに内蔵される自己監視回路に
関する。

〔従来の技術］ 従来、ノグナルプロセノナに内蔵される自己監視回路は
省略されることが多く、通常は動作中のシグナルプロセ
ッサの複数のインストラクションで出力される監視パタ
ーンと予め予想される期待値とを外部回路で比較してい
た。

〔発明が解決しようとする問題点〕

Ｊ二二連た従来の７グナルプロセノサの動作監視回路で
は、シグナルプロセッサの外部回路で動作監視を行って
いるので、シグナルプロセッサを複数個使用するシステ
ムでの動作監視回路は制御が？Ｉ雑になるばかりでなく
回路規模が大幅に増加するという欠点がある。

本発明の目的は、」二連の点に鑑み、小さな回路規模で
所望の（３号処理に何らの影響もり−えることなしにソ
ゲナルプロセッサの動作監視を行うことができるシグナ
ルプロセッサの自己監視回路を提供することにある。

〔問題点を解決するだめの手段〕

本発明のシグナルプロセッサの自己監視回路は、インス
トラクション制御により４４号処理を行うシグナルプロ
セッサの自己監視回路において、自己監視を開始するイ
ンストラクションのアドレスを格納する第１の格納手段
と、自己監視を終了するインストラクションのアドレス
を格納する第２の格納手段と、前記第１の格納手段の出
力と前記シグナルプロセッサの実行するインストラクシ
ョンを指定するプログラムカウンタの出力とを比較し両
者が一致するときに累積手段の内容をリセソ１−する制
御信号を生成する第１の比較手段と、インストラクショ
ンの直接指定でその内容を増加させるとともに前記第１
の比較手段からの制御信号によりリセットされる前記累
積手段と、前記第２の格納手段の出力と前記プログラム
カウンタの出力とを比較し両＃が一敗するときに第３の
比較手段の処理を実行させる制御信号を生成する第２の
比較手段と、前記シグナルプロセッサが正常に動作する
ときに予想される前記累積手段の出力の期待値を格納す
る第３の格納手段と、前記第２の比較手段からの制御信
号が処理の実行を指示しているときに前記累積手段の出
力と前記第３の格納手段の出力とを比較してその結果を
出力する前記第３の比較手段と、この第３の比較手段の
出力を入力しこの出力が次の監視で状態変化するまであ
るいは外部から強制的にリセットされるまでｉＸｊ記出
力出力持する出力保持手段とを有する。

〔実施例〕

次に、本発明について図面を参照して説明する。

図は本発明の一実施例を示すブロック図である。

本実施例のシグナルプロセッサの自己監視回路は、第１
の入力端子１、第１の比較回路２、第１のレジスタ３、
第２の入力端子４、累積回路５、第２の比較回路６、第
２のレジスタ７、第３の比較回路８、第３のレジスタ９
、出力保持回路１０、第３の入力端子１１、外部出力端
子１２から構成されている。

第１の比較回路２では、第１の入力端子１より入力され
るプログラムカウンタの出力と第１のレジスタ３に格納
された自己監視を開始するインストラクションのアドレ
スとを比較する。そして、両者が一致する時、すなわち
、シグナルプロセッサが自己監視開始用のインストラク
ションを実行する時に累積回路５の内容をリセットする
制御信号を出力する。

累積回路５では、第２の入力端子４から入力されるイン
ストラクションデコーダの出力信号が累積内容をインク
リメントするように指定し７た時に、その内容をインク
リメントする。このようにすることにより、インストラ
クションで直接に累積回路５の内容をインクリメントす
ることが可能となるので、累積回路５の内容をインクリ
メントするインストラクションを複数個作成しておけば
累積回路５の内容はその個数分インクリメントすること
になる。

第２の比較回路６では、第１の入力端子１より入力され
るプログラムカウンタの出力と、第２のレジスタ７に格
納された自己監視を終了するインストラクションのアド
レスとを比較する。そして、両者が一致する時、すなわ
ち、ソグナルブ口セノサが自己監視終了用のインストラ
クションを実行する時に第３の比較回路８の処理を実施
させる制御信号を出力する。

第３の比較回路８では、第３のレジスタ９に格納された
正常動作時に予想される累積回路５の出力期待値と累積
回路５の出力とを比較する。なお、累積回路５の出力期
待値としては、累積回路５の内容をインクリメントする
ように挿入したインストラクションによりインクリメン
トされると予想されるインクリメント分を用いればよい
。累積回路５の出力と第３のレジスタ９の出力とが一致
していれば正常動作であることを示す信号を、また、違
っていれば異常動作であることを示す信号を出力保持回
路１０に出力する。

出力保持回路１０では、第３の比較回路８の出力を入力
し、この出力が状態変化するまで、すなわち、正常動作
から異常動作に変わるかあるいは異常動作から正常動作
に変わるかのどちらかまで第３の比較回路８の出力を保
持し、外部出力端子１２を介して外部に出力する。ただ
し、第３の入力端子１１よりリセット入力が加われば、
その内容をリセット（例えば、正常動作状態に）する。

〔発明の効果〕

以上説明したように本発明は、監視開始インストラクシ
ョンから監視終了インストラクションまでに累積回路の
内容をインクリメントさせるインストラクションを複数
個挿入し、これらインストラクションによりインクリメ
ントすると予想される期待値と実際にインクリメントし
た累積回路の出力とを比較し、シグナルプロセッサの内
部で動作監視を行うことにより、シグナルプロセッサの
動作監視回路の回路規模が大幅に減少して簡略化できる
と同時に、所望の信号処理には何らの影響を与えること
なく自己監視を行える効果がある。

【図面の簡単な説明】

図は本発明の一実施例を示すシグナルプロセッサの自己
監視回路のブロック図である。 図において、 ｌ・・・第１の入力端子、 ２・・・第１の比較回路、 ３・・・第１のレジスタ、 ４・・・第２の入力端子、 ５・・・累積回路、 ６・・・第２の比較回路、 ７・・・第２のレジスタ、 ８・・・第３の比較回路、 ９・・・第３のレジスタ、 ＩＯ・・・出力保持回路、 １１・・・第３の入力端子、 １２・・・外部出力端子である。

Claims (1)

1. 【特許請求の範囲】 インストラクション制御により信号処理を行うシグナル
   プロセッサの自己監視回路において、自己監視を開始す
   るインストラクションのアドレスを格納する第１の格納
   手段と、 自己監視を終了するインストラクションのアドレスを格
   納する第２の格納手段と、 前記第１の格納手段の出力と前記シグナルプロセッサの
   実行するインストラクションを指定するプログラムカウ
   ンタの出力とを比較し両者が一致するときに累積手段の
   内容をリセットする制御信号を生成する第１の比較手段
   と、 インストラクションの直接指定でその内容を増加させる
   とともに前記第１の比較手段からの制御ｎ信号によりリ
   セットされる前記累積手段と、前記第２の格納手段の出
   力と前記プログラムカウンタの出力とを比較し両者が一
   致するときに第３の比較手段の処理を実行させる制御信
   号を生成する第２の比較手段と、 前記シグナルプロセッサが正常に動作するときに予想さ
   れる前記累積手段の出力の期待値を格納する第３の格納
   手段と、 前記第２の比較手段からの制御信号が処理の実行を指示
   しているときに前記累積手段の出力と前記第３の格納手
   段の出力とを比較してその結果を出力する前記第３の比
   較手段と、 この第３の比較手段の出力を入力しこの出力が次の監視
   で状態変化するまであるいは外部から強制的にリセット
   されるまで前記出力を保持する出力保持手段と、 を有することを特徴とするシグナルプロセッサの自己監
   視回路。