JP2002366392A - デジタル信号処理装置 - Google Patents
デジタル信号処理装置Info
- Publication number
- JP2002366392A JP2002366392A JP2001177008A JP2001177008A JP2002366392A JP 2002366392 A JP2002366392 A JP 2002366392A JP 2001177008 A JP2001177008 A JP 2001177008A JP 2001177008 A JP2001177008 A JP 2001177008A JP 2002366392 A JP2002366392 A JP 2002366392A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- circuit
- digital signal
- information
- target value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 異常信号のカウント数が目標数より小さい場
合でも検出可能なデジタル信号処理装置を提供する。 【解決手段】ファームウェアと、外部信号により初期化
することが出来、ファームウェアの命令によりカウント
するカウンタ回路と、ファームウェアの命令発行回数を
目標値として格納しておくレジスタ回路と、カウンタ回
路によりカウントされたカウント値と、レジスタ回路に
格納された前記目標値を比較する比較回路と、カウント
値が前記目標値より大きい場合、もしくは小さい場合
に、不一致であることを表す情報を保持し、この情報を
外部マイコンに通知する不一致結果保持回路とを有し、
情報が前記マイコンに通知された後にマイコンからの命
令によりリセットされて再起動する。
合でも検出可能なデジタル信号処理装置を提供する。 【解決手段】ファームウェアと、外部信号により初期化
することが出来、ファームウェアの命令によりカウント
するカウンタ回路と、ファームウェアの命令発行回数を
目標値として格納しておくレジスタ回路と、カウンタ回
路によりカウントされたカウント値と、レジスタ回路に
格納された前記目標値を比較する比較回路と、カウント
値が前記目標値より大きい場合、もしくは小さい場合
に、不一致であることを表す情報を保持し、この情報を
外部マイコンに通知する不一致結果保持回路とを有し、
情報が前記マイコンに通知された後にマイコンからの命
令によりリセットされて再起動する。
Description
【０００１】
【発明の属する技術分野】非圧縮のデジタルオーディオ
信号を処理するデジタル信号処理装置（ＤＳＰ）に使用
される。
信号を処理するデジタル信号処理装置（ＤＳＰ）に使用
される。
【０００２】
【従来の技術】従来は、マイコンなどでＣＰＵが暴走し
た場合に、対策としてＣＰＵの暴走検出として(1)ウォ
ッチドックタイマを用いるか、(2)内蔵ファームウェア
でソフトウェアタイマを設けて演算でタイマ値をカウン
トする方法が用いられてきた。ウオッチドッグタイマの
簡単な構成を図４に示す。ウオッチドックタイマの実体
はハードウェアカウンタであるが、ファームウェアで初
期化してハードウェアでカウント動作を行うようになっ
ている。ウオッチドッグタイマは、２進カウンタ、フリ
ップフロップ及び制御回路から構成されている。ウオッ
チドッグタイマは、何らかの原因でＣＰＵが暴走し、２
進カウンタのクリアが行われないと、２進カウンタ出力
の立ち上がりでフリップフロップが０にクリアされ、暴
走検出がアクティブになる。ＣＰＵでは最低ステップ数
の実行がされなくとも問題を起こさないシステムもある
が、オーディオ用信号処理装置（ＤＳＰ）の場合は、破
綻を起こし問題となる場合もある。この問題を回避する
ため、ソフトウェアで実現したタイマをプログラミング
しておき、外部から入力される同期信号をトリガにして
タイマを初期化し、ソフトウェアでカウントするという
方法も考えられる。
た場合に、対策としてＣＰＵの暴走検出として(1)ウォ
ッチドックタイマを用いるか、(2)内蔵ファームウェア
でソフトウェアタイマを設けて演算でタイマ値をカウン
トする方法が用いられてきた。ウオッチドッグタイマの
簡単な構成を図４に示す。ウオッチドックタイマの実体
はハードウェアカウンタであるが、ファームウェアで初
期化してハードウェアでカウント動作を行うようになっ
ている。ウオッチドッグタイマは、２進カウンタ、フリ
ップフロップ及び制御回路から構成されている。ウオッ
チドッグタイマは、何らかの原因でＣＰＵが暴走し、２
進カウンタのクリアが行われないと、２進カウンタ出力
の立ち上がりでフリップフロップが０にクリアされ、暴
走検出がアクティブになる。ＣＰＵでは最低ステップ数
の実行がされなくとも問題を起こさないシステムもある
が、オーディオ用信号処理装置（ＤＳＰ）の場合は、破
綻を起こし問題となる場合もある。この問題を回避する
ため、ソフトウェアで実現したタイマをプログラミング
しておき、外部から入力される同期信号をトリガにして
タイマを初期化し、ソフトウェアでカウントするという
方法も考えられる。
【０００３】
【発明が解決しようとする課題】ウオッチドッグタイマ
を用いた場合ではファームウェアが異常動作してカウン
タを初期化できなかった場合に、カウンタがオーバーフ
ローを起こしてエラーを検出するようになっているが、
最低ステップ数の処理が必要となる処理にウォッチドッ
クタイマを用いた場合、最低数に満たなかったことを検
出できないという問題があった。例えば、1周期に１０
０ステップの処理を行なうシステムで、同期信号が５０
ステップの時点で切り替わってもオーバーフローは起こ
さないので、エラーとはならない。
を用いた場合ではファームウェアが異常動作してカウン
タを初期化できなかった場合に、カウンタがオーバーフ
ローを起こしてエラーを検出するようになっているが、
最低ステップ数の処理が必要となる処理にウォッチドッ
クタイマを用いた場合、最低数に満たなかったことを検
出できないという問題があった。例えば、1周期に１０
０ステップの処理を行なうシステムで、同期信号が５０
ステップの時点で切り替わってもオーバーフローは起こ
さないので、エラーとはならない。
【０００４】ソフトウエアで制御する場合は加算あるい
は減算でカウントすることになるが、加算器や減算器、
あるいはアキュムレータを使うことになるため、このカ
ウント回数が増えれば増えるだけ本来の信号処理に振り
分けたい演算処理を犠牲にすることになってしまう。ま
た、余分な処理をすることになりシステム全体の処理能
力が低下してしまう。
は減算でカウントすることになるが、加算器や減算器、
あるいはアキュムレータを使うことになるため、このカ
ウント回数が増えれば増えるだけ本来の信号処理に振り
分けたい演算処理を犠牲にすることになってしまう。ま
た、余分な処理をすることになりシステム全体の処理能
力が低下してしまう。
【０００５】
【課題を解決するための手段】本願発明に示すデジタル
信号処理装置は、第１の特徴としてプログラムを内蔵す
るファームウェアと、外部信号により初期化することが
出来、ファームウェアの命令によりカウントするカウン
タ回路と、ファームウェアの命令発行回数を目標値とし
て格納しておくレジスタ回路と、カウンタ回路によりカ
ウントされたカウント値と、レジスタ回路に格納された
前記目標値を比較する比較回路と、カウント値が前記目
標値より大きい場合、もしくは小さい場合に、不一致で
あることを表す情報を保持し、この情報を外部マイコン
に通知する不一致結果保持回路とを有し、情報が前記マ
イコンに通知された後に、マイコンからの命令により前
記ファームウェアがリセットされて再起動することを特
徴とする。
信号処理装置は、第１の特徴としてプログラムを内蔵す
るファームウェアと、外部信号により初期化することが
出来、ファームウェアの命令によりカウントするカウン
タ回路と、ファームウェアの命令発行回数を目標値とし
て格納しておくレジスタ回路と、カウンタ回路によりカ
ウントされたカウント値と、レジスタ回路に格納された
前記目標値を比較する比較回路と、カウント値が前記目
標値より大きい場合、もしくは小さい場合に、不一致で
あることを表す情報を保持し、この情報を外部マイコン
に通知する不一致結果保持回路とを有し、情報が前記マ
イコンに通知された後に、マイコンからの命令により前
記ファームウェアがリセットされて再起動することを特
徴とする。
【０００６】本願発明に示すデジタル信号処理装置は、
第２の特徴としてプログラムを内蔵するファームウェア
と、外部信号により初期化することが出来、ファームウ
ェアの命令によりカウントするカウンタ回路と、ファー
ムウェアの命令発行回数を目標値として格納しておくレ
ジスタ回路と、カウンタ回路によりカウントされたカウ
ント値と、レジスタ回路に格納された前記目標値を比較
する比較回路と、カウント値が前記目標値より大きい場
合、もしくは小さい場合に、不一致であることを表す情
報を保持し、この情報を外部マイコン、前記ファームウ
ェアに通知する不一致結果保持回路とを有し、ファーム
ウェアは情報によりリセットされて再起動することを特
徴とする。
第２の特徴としてプログラムを内蔵するファームウェア
と、外部信号により初期化することが出来、ファームウ
ェアの命令によりカウントするカウンタ回路と、ファー
ムウェアの命令発行回数を目標値として格納しておくレ
ジスタ回路と、カウンタ回路によりカウントされたカウ
ント値と、レジスタ回路に格納された前記目標値を比較
する比較回路と、カウント値が前記目標値より大きい場
合、もしくは小さい場合に、不一致であることを表す情
報を保持し、この情報を外部マイコン、前記ファームウ
ェアに通知する不一致結果保持回路とを有し、ファーム
ウェアは情報によりリセットされて再起動することを特
徴とする。
【０００７】第２の特徴によれば、外部マイコンに制御
されることなくデジタル信号処理装置内で自己的に再起
動することが出来るため、外部マイコンの制御を軽減す
ることが出来る。
されることなくデジタル信号処理装置内で自己的に再起
動することが出来るため、外部マイコンの制御を軽減す
ることが出来る。
【０００８】
【発明の実施の形態】非圧縮のデジタルオーディオ信号
を処理する装置では、サンプリング周波数と等しい周期
で信号を処理することが一般的であり、サンプリング周
波数は同期信号として外部から装置に入力される事も多
い。この同期信号が外乱などで乱れると、装置内部の処
理が狂い誤動作してしまうが、装置の信号処理方法によ
っては、同期信号が再び正常の間隔で入力されるように
なったとしても、誤動作したままで正常状態に復帰しな
い事がある。そこで、同期信号に異常があったことを検
出して、装置の外部に通知して装置を初期化してもらう
か、自己リセットにより初期化する必要があるが、これ
までの検出方法よりも優れた方式を本願発明では提案す
る。
を処理する装置では、サンプリング周波数と等しい周期
で信号を処理することが一般的であり、サンプリング周
波数は同期信号として外部から装置に入力される事も多
い。この同期信号が外乱などで乱れると、装置内部の処
理が狂い誤動作してしまうが、装置の信号処理方法によ
っては、同期信号が再び正常の間隔で入力されるように
なったとしても、誤動作したままで正常状態に復帰しな
い事がある。そこで、同期信号に異常があったことを検
出して、装置の外部に通知して装置を初期化してもらう
か、自己リセットにより初期化する必要があるが、これ
までの検出方法よりも優れた方式を本願発明では提案す
る。
【０００９】図１は、本願発明に示す第１のデジタル信
号処理装置のブロック図である。本願発明に示す第１の
デジタル信号処理装置１は、プログラムを内蔵するファ
ームウェア２と、外部信号により初期化することが出
来、ファームウェアの命令により外部からの同期信号を
カウントするカウンタ回路３と、ファームウェア２の命
令発行回数を目標値として格納しておくレジスタ回路４
と、カウンタ回路によりカウントされたカウント値と、
レジスタ回路に格納された前記目標値を比較する比較回
路５と、カウント値が前記目標値より大きい場合、もし
くは小さい場合に、不一致であることを表す情報を保持
し、この情報を外部マイコンに通知する不一致結果保持
回路６とを有し、情報がマイコン７に通知された後に、
マイコン７からの命令によりファームウェア２がリセッ
トされて再起動することを特徴とする。
号処理装置のブロック図である。本願発明に示す第１の
デジタル信号処理装置１は、プログラムを内蔵するファ
ームウェア２と、外部信号により初期化することが出
来、ファームウェアの命令により外部からの同期信号を
カウントするカウンタ回路３と、ファームウェア２の命
令発行回数を目標値として格納しておくレジスタ回路４
と、カウンタ回路によりカウントされたカウント値と、
レジスタ回路に格納された前記目標値を比較する比較回
路５と、カウント値が前記目標値より大きい場合、もし
くは小さい場合に、不一致であることを表す情報を保持
し、この情報を外部マイコンに通知する不一致結果保持
回路６とを有し、情報がマイコン７に通知された後に、
マイコン７からの命令によりファームウェア２がリセッ
トされて再起動することを特徴とする。
【００１０】本願発明では具体的には、外部同期信号で
初期化され、ハーバード アーキテクチャ(並列処理機
能)の装置に内蔵されたファームウェアの命令でカウン
ト動作するハードウェアカウンタを有する。上記ファー
ムウェアは外部同期信号の入力間隔内で一定数のカウン
ト命令を発行するようにプログラミングされている。外
部同期信号が入力されるごとにあらかじめ指定したカウ
ント数と比較が行なわれ、一致しなかった場合を検出し
て、装置の外部に通知したり自己リセットする事ができ
る。という回路(手段)を用意しておくことにより、外部
同期信号に異常があった場合を検出する。
初期化され、ハーバード アーキテクチャ(並列処理機
能)の装置に内蔵されたファームウェアの命令でカウン
ト動作するハードウェアカウンタを有する。上記ファー
ムウェアは外部同期信号の入力間隔内で一定数のカウン
ト命令を発行するようにプログラミングされている。外
部同期信号が入力されるごとにあらかじめ指定したカウ
ント数と比較が行なわれ、一致しなかった場合を検出し
て、装置の外部に通知したり自己リセットする事ができ
る。という回路(手段)を用意しておくことにより、外部
同期信号に異常があった場合を検出する。
【００１１】プログラムを内蔵するファームウエアと、
外部信号により初期化することが出来、前記ファームウ
ェアの命令によりカウントするカウンタ回路と、目標値
を格納しておくレジスタ回路と、上記カウンタ回路によ
りカウントされたカウント値と、レジスタ回路に格納さ
れた目標値を比較する比較回路と、前記カウント値が前
記目標値より大きい場合、もしくは小さい場合に、不一
致であることを表す情報を保持し、この情報を外部マイ
コンに通知する不一致結果保持回路とを有する。
外部信号により初期化することが出来、前記ファームウ
ェアの命令によりカウントするカウンタ回路と、目標値
を格納しておくレジスタ回路と、上記カウンタ回路によ
りカウントされたカウント値と、レジスタ回路に格納さ
れた目標値を比較する比較回路と、前記カウント値が前
記目標値より大きい場合、もしくは小さい場合に、不一
致であることを表す情報を保持し、この情報を外部マイ
コンに通知する不一致結果保持回路とを有する。
【００１２】図２は第１の実施例に示すデジタル信号処
理装置の動作を示すタイミングチャート図である。外部
同期信号はデジタルオーディオの場合は44.1kHzの周波
数の方形波が一般的であり、常に装置に入力される。本
提案のカウンタは外部同期信号で０に初期化され、内蔵
ファームウェアで＋１づつインクリメントする。外部マ
イコンから、正常な場合のカウント値をあらかじめレジ
スタに設定しておき、外部同期信号の１周期につき１回
の割合で比較回路で比較し、不一致の場合は結果が保持
され、外部マイコンに通知される。このように外部同期
信号に異常があり、見かけ上 短く入力されたとみなさ
れた場合、内蔵ファームは所定の処理を行なえない。従
来のウォッチドックタイ図マではオーバーフローを検出
する方法なので、このように短い場合は検出できない
が、本提案方法では検出可能である。また、ファームウ
ェアからのカウント動作は1ビットで実現でき、ソフト
ウェアタイマのようにレジスタやバスを占有しないで構
成することが出来る。
理装置の動作を示すタイミングチャート図である。外部
同期信号はデジタルオーディオの場合は44.1kHzの周波
数の方形波が一般的であり、常に装置に入力される。本
提案のカウンタは外部同期信号で０に初期化され、内蔵
ファームウェアで＋１づつインクリメントする。外部マ
イコンから、正常な場合のカウント値をあらかじめレジ
スタに設定しておき、外部同期信号の１周期につき１回
の割合で比較回路で比較し、不一致の場合は結果が保持
され、外部マイコンに通知される。このように外部同期
信号に異常があり、見かけ上 短く入力されたとみなさ
れた場合、内蔵ファームは所定の処理を行なえない。従
来のウォッチドックタイ図マではオーバーフローを検出
する方法なので、このように短い場合は検出できない
が、本提案方法では検出可能である。また、ファームウ
ェアからのカウント動作は1ビットで実現でき、ソフト
ウェアタイマのようにレジスタやバスを占有しないで構
成することが出来る。
【００１３】図３はオーディオ用デジタル信号処理装置
のおける第２の実施例である。第２の実施例に示すデジ
タル信号処理装置１１は、プログラムを内蔵するファー
ムウェア１２と、外部信号により初期化することが出
来、ファームウェア１２の命令により外部からの同期信
号をカウントするカウンタ回路１３と、ファームウェア
１２の命令発行回数を目標値として格納しておくレジス
タ回路１４と、カウンタ回路１３によりカウントされた
カウント値と、レジスタ回路１４に格納された前記目標
値を比較する比較回路１５と、カウント値が前記目標値
より大きい場合、もしくは小さい場合に、不一致である
ことを表す情報を保持し、この情報を外部マイコン１
７、前記ファームウェア１２に通知する不一致結果保持
回路１６とを有し、ファームウェア２は情報によりリセ
ットされて再起動することを特徴とする。ファームウェ
ア１２からの指示により遅延回路１８を介して一定時間
経過した後に、不一致保持回路１６に保持した情報をリ
セットして、再起動した後に同期信号のカウントを再開
する。
のおける第２の実施例である。第２の実施例に示すデジ
タル信号処理装置１１は、プログラムを内蔵するファー
ムウェア１２と、外部信号により初期化することが出
来、ファームウェア１２の命令により外部からの同期信
号をカウントするカウンタ回路１３と、ファームウェア
１２の命令発行回数を目標値として格納しておくレジス
タ回路１４と、カウンタ回路１３によりカウントされた
カウント値と、レジスタ回路１４に格納された前記目標
値を比較する比較回路１５と、カウント値が前記目標値
より大きい場合、もしくは小さい場合に、不一致である
ことを表す情報を保持し、この情報を外部マイコン１
７、前記ファームウェア１２に通知する不一致結果保持
回路１６とを有し、ファームウェア２は情報によりリセ
ットされて再起動することを特徴とする。ファームウェ
ア１２からの指示により遅延回路１８を介して一定時間
経過した後に、不一致保持回路１６に保持した情報をリ
セットして、再起動した後に同期信号のカウントを再開
する。
【００１４】実施例１と実施例２は、検出する構成は同
一であるが、検出後に自己リセットをかけることが異な
る。外部マイコンに余計な負担をかけることなく、同期
信号のカウント動作の再起動を行うことが可能となる。
一であるが、検出後に自己リセットをかけることが異な
る。外部マイコンに余計な負担をかけることなく、同期
信号のカウント動作の再起動を行うことが可能となる。
【００１５】
【発明の効果】本願発明の構成によれば、外部からの同
期信号が目標とする周期大きい場合、小さい場合でも異
常信号の検出が可能となり、且つ装置全体にかかる負担
を最小限におさえることが可能となる。
期信号が目標とする周期大きい場合、小さい場合でも異
常信号の検出が可能となり、且つ装置全体にかかる負担
を最小限におさえることが可能となる。
【図１】本願発明に示す第１の実施例におけるデジタル
信号処理におけるブロック図である。
信号処理におけるブロック図である。
【図２】本願発明に示すデジタル信号処理装置のタイミ
ングチャート図である。
ングチャート図である。
【図３】本願発明に示す第２の実施例におけるデジタル
信号処理におけるブロック図である。
信号処理におけるブロック図である。
【図４】ウオッチドッグタイマの動作を説明するブロッ
ク図である。
ク図である。
１ １１ デジタル信号処理装置 ２ １２ 内蔵ファームウェア ３ １３ カウンタ回路 ４ １４ レジスタ回路 ５ １５ 比較回路 ６ １６ 不一致結果保持回路 ７ １７ 外部マイコン １８ 遅延回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小山 光弘 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5B042 JJ01 JJ13 JJ14 JJ19 JJ21 JJ29 KK02 5B054 AA08 AA11 CC01 5B062 AA08 CC09 EE10 JJ06
Claims (6)
- 【請求項１】プログラムを内蔵するファームウェアと、
外部信号により初期化することが出来、前記ファームウ
ェアの命令によりカウントするカウンタ回路と、前記フ
ァームウェアの命令発行回数を目標値として格納してお
くレジスタ回路と、前記カウンタ回路によりカウントさ
れたカウント値と、前記レジスタ回路に格納された前記
目標値を比較する比較回路と、前記カウント値が前記目
標値より大きい場合、もしくは小さい場合に、不一致で
あることを表す情報を保持し、この情報を外部マイコン
に通知する不一致結果保持回路とを有し、 前記情報が前記マイコンに通知された後に、前記マイコ
ンからの命令により前記ファームウェアがリセットされ
て再起動することを特徴とするデジタル信号処理装置。 - 【請求項２】前記不一致結果保持回路は、一定時間後に
前記情報を消去されて解除されることを特徴とする請求
項１記載のデジタル信号処理装置。 - 【請求項３】前記同期信号は、非圧縮のオーディオ信号
のサンプリング周波数と等しい周期の信号であることを
特徴とする請求項１記載のデジタル信号処理装置。 - 【請求項４】プログラムを内蔵するファームウェアと、
外部信号により初期化することが出来、前記ファームウ
ェアの命令によりカウントするカウンタ回路と、前記フ
ァームウェアの命令発行回数を目標値として格納してお
くレジスタ回路と、前記カウンタ回路によりカウントさ
れたカウント値と、レジスタ回路に格納された前記目標
値を比較する比較回路と、前記カウント値が前記目標値
より大きい場合、もしくは小さい場合に、不一致である
ことを表す情報を保持し、この情報を外部マイコン、前
記ファームウェアに通知する不一致結果保持回路とを有
し、 前記ファームウェアは前記情報によりリセットされて再
起動することを特徴とするデジタル信号処理装置。 - 【請求項５】前記情報は前記不一致結果保持回路に入力
され、前記情報を消去してリセットすることを特徴とす
る請求項４記載のデジタル信号処理装置。 - 【請求項６】前記同期信号は、非圧縮のオーディオ信号
のサンプリング周波数と等しい周期の信号であることを
特徴とする請求項４記載のデジタル信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001177008A JP2002366392A (ja) | 2001-06-12 | 2001-06-12 | デジタル信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001177008A JP2002366392A (ja) | 2001-06-12 | 2001-06-12 | デジタル信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002366392A true JP2002366392A (ja) | 2002-12-20 |
Family
ID=19017919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001177008A Withdrawn JP2002366392A (ja) | 2001-06-12 | 2001-06-12 | デジタル信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002366392A (ja) |
-
2001
- 2001-06-12 JP JP2001177008A patent/JP2002366392A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6012154A (en) | Method and apparatus for detecting and recovering from computer system malfunction | |
| JP2007534049A (ja) | プロセッサの機能性を監視するためのウォッチドッグシステムおよび方法 | |
| US8135909B2 (en) | System for starting a preload of a second program while a first program is executing | |
| US8209565B2 (en) | Data processing device and bus access control method therein | |
| JP2002366392A (ja) | デジタル信号処理装置 | |
| US20220415405A1 (en) | Memory-control circuit and method for controlling erasing operation of flash memory | |
| JPH064301A (ja) | 時分割割込制御方式 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH02259845A (ja) | プロセッサ | |
| JP3710565B2 (ja) | マイクロコンピュータの動作監視装置 | |
| JP3152014B2 (ja) | タイマ回路 | |
| JP2004171040A (ja) | タイマ回路 | |
| JPH04148246A (ja) | ウオツチドツグタイマ | |
| JP2004094695A (ja) | ハードウェア保護制御回路 | |
| JPH07168723A (ja) | コンピュータシステムの外部イベント検出方式 | |
| JP2844624B2 (ja) | データ処理装置 | |
| JP2004157662A (ja) | 動的スタックオーバライトモニタ方法 | |
| JPS6285348A (ja) | シグナルプロセツサの自己監視回路 | |
| JP2000029747A (ja) | 暴走検出回路 | |
| JPH01181295A (ja) | 暴走通知方式 | |
| JPH04106637A (ja) | ストール検出回路 | |
| JPH05210597A (ja) | 記憶装置のパトロール回路 | |
| JPH07175406A (ja) | プログラマブルコントローラのスキャン起動制御方式 | |
| JPH07287608A (ja) | プログラマブルコントローラの二重化同期制御装置 | |
| JPS63268044A (ja) | ウオツチ・ドツグ・タイマ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050428 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |