JP3152014B2 - タイマ回路 - Google Patents
タイマ回路Info
- Publication number
- JP3152014B2 JP3152014B2 JP13721793A JP13721793A JP3152014B2 JP 3152014 B2 JP3152014 B2 JP 3152014B2 JP 13721793 A JP13721793 A JP 13721793A JP 13721793 A JP13721793 A JP 13721793A JP 3152014 B2 JP3152014 B2 JP 3152014B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- register
- counter
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microcomputers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はタイマ回路に関し、特に
マイクロコンピュータの周辺ユニットとして設けられる
タイマ回路に関する。
マイクロコンピュータの周辺ユニットとして設けられる
タイマ回路に関する。
【０００２】
【従来の技術】マイクロコンピュータは各種の周辺ユニ
ットを有するが、その一つにタイマ回路がある。タイマ
回路は時間をカウントし、周期的にマイクロコンピュー
タの中央処理装置（ＣＰＵ）に対し割込み要求信号を発
生する。ＣＰＵはかかる割込み要求信号に応答して実行
中のプログラム処理を中断し、割込み処理のためのプロ
グラムを実行する。割込み要求信号の周期はＣＰＵによ
って設定される。
ットを有するが、その一つにタイマ回路がある。タイマ
回路は時間をカウントし、周期的にマイクロコンピュー
タの中央処理装置（ＣＰＵ）に対し割込み要求信号を発
生する。ＣＰＵはかかる割込み要求信号に応答して実行
中のプログラム処理を中断し、割込み処理のためのプロ
グラムを実行する。割込み要求信号の周期はＣＰＵによ
って設定される。
【０００３】すなわち、図６に従来のタイマ回路６００
を示すように、ＣＰＵ（図示せず）は周期を示すデー
タ、すなわちカウントデータＤＩＮをレジスタ６０に供
給しながら、書込み信号ＷＥＮＳを発生する。この信号
ＷＥＮＳに応対してレジスタはデータＤＩＮを取り込ん
で保持し、コンパレータ６１に供給する。一方、カウン
タ６２は基準周期のクロック信号ＣＬＫをカウントする
が、書き込み信号ＷＥＮＳによりＯＲゲート６３を介し
て一担リセットされる。カウントデータＤＩＮのレジス
タ６０へ書込み終了時点から再びクロック信号ＣＬＫの
カウントを再始する。カウンタ６２のカウント値はコン
パレータ６１に供給されている。したがってカウンタ６
２のカウント値がレジスタ６０に保持されているカウン
トデータと一致した時点でコンパレータ６１はＣＰＵに
対し割込み要求信号ＩＮＴＱを発生する。この信号ＩＮ
ＴＱによりカウンタ６２はＯＲゲート６３を介してリセ
ットされ、そしてカウント動作を再開する。したがっ
て、レジスタ６０に書き込むデータＤＩＮの値により、
割込み要求信号ＩＮＴＱの周期を制御できる。
を示すように、ＣＰＵ（図示せず）は周期を示すデー
タ、すなわちカウントデータＤＩＮをレジスタ６０に供
給しながら、書込み信号ＷＥＮＳを発生する。この信号
ＷＥＮＳに応対してレジスタはデータＤＩＮを取り込ん
で保持し、コンパレータ６１に供給する。一方、カウン
タ６２は基準周期のクロック信号ＣＬＫをカウントする
が、書き込み信号ＷＥＮＳによりＯＲゲート６３を介し
て一担リセットされる。カウントデータＤＩＮのレジス
タ６０へ書込み終了時点から再びクロック信号ＣＬＫの
カウントを再始する。カウンタ６２のカウント値はコン
パレータ６１に供給されている。したがってカウンタ６
２のカウント値がレジスタ６０に保持されているカウン
トデータと一致した時点でコンパレータ６１はＣＰＵに
対し割込み要求信号ＩＮＴＱを発生する。この信号ＩＮ
ＴＱによりカウンタ６２はＯＲゲート６３を介してリセ
ットされ、そしてカウント動作を再開する。したがっ
て、レジスタ６０に書き込むデータＤＩＮの値により、
割込み要求信号ＩＮＴＱの周期を制御できる。
【０００４】
【発明が解決しようとする課題】レジスタ６０へのカウ
ントデータの書込みはＣＰＵの命令実行により行われる
わけであるが、電源変動や外来ノイズにより書込み信号
ＷＥＮＳが不所望に発生される場合がある。このときカ
ウンタ６２はリセットされ、一方、レジスタ６０はその
ときのデータＤＩＮを取り込むことになるが、そのデー
タＤＩＮがカウンタ６２のリセット値（通常“０”）と
一致する場合がある。このような場合、コンパレータは
直ちに割込み要求信号ＩＮＴＱを発生することになり、
ＣＰＵは割込み処理に移行する。割込み要求信号ＩＮＴ
Ｑはカウンタ６２をリセットし、一方、レジスタ６０は
カウンタ６２のリセット値を保持しているままとなって
いる。このため、コンパレータ６１は割込み要求信号Ｉ
ＮＴＱを発生したままとなり、ＣＰＵは割込み処理から
二度と抜け出すことが出来なくなる。このような以上状
態は、レジスタ６０へのデータ書き込み命令により指定
されたカウントデータがカウンタ６２のリセット値と同
一であるというプログラムミスによっても生じる。
ントデータの書込みはＣＰＵの命令実行により行われる
わけであるが、電源変動や外来ノイズにより書込み信号
ＷＥＮＳが不所望に発生される場合がある。このときカ
ウンタ６２はリセットされ、一方、レジスタ６０はその
ときのデータＤＩＮを取り込むことになるが、そのデー
タＤＩＮがカウンタ６２のリセット値（通常“０”）と
一致する場合がある。このような場合、コンパレータは
直ちに割込み要求信号ＩＮＴＱを発生することになり、
ＣＰＵは割込み処理に移行する。割込み要求信号ＩＮＴ
Ｑはカウンタ６２をリセットし、一方、レジスタ６０は
カウンタ６２のリセット値を保持しているままとなって
いる。このため、コンパレータ６１は割込み要求信号Ｉ
ＮＴＱを発生したままとなり、ＣＰＵは割込み処理から
二度と抜け出すことが出来なくなる。このような以上状
態は、レジスタ６０へのデータ書き込み命令により指定
されたカウントデータがカウンタ６２のリセット値と同
一であるというプログラムミスによっても生じる。
【０００５】したがって、本発明の目的は改良されたタ
イマ回路を提供することにある。
イマ回路を提供することにある。
【０００６】本発明の他の目的は、レジスタに誤ってカ
ウンタのリセット値と同一のカウントデータが書込まれ
てもＣＰＵが割込み処理から二度と抜け出られなくなる
という不具合を解決したタイマ回路を提供することにあ
る。
ウンタのリセット値と同一のカウントデータが書込まれ
てもＣＰＵが割込み処理から二度と抜け出られなくなる
という不具合を解決したタイマ回路を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明によるタイマ回路
は、クロック信号をカウントするカウンタと、書き込み
信号に応答して供給されたデータをストアするレジスタ
と、前記カウンタのカウント値と前記レジスタにストア
されているデータとを比較し両者が一致したときに一致
信号をＣＰＵに出力するコンパレータとを有するタイマ
回路において、前記一致信号および前記書き込み信号を
入力し前記一致信号または前記書き込み信号が発生した
ときに前記カウンタをリセットするリセット回路と、前
記レジスタに前記カウンタのリセット値と同一の値を示
すデータが書き込まれたことを検出して検出信号を発生
する検出手段と、前記検出信号に応答して前記コンパレ
ータが前記一致信号をＣＰＵに伝えた後に前記レジスタ
のデータを前記リセット値以外のデータに変更する変更
手段とを設けたことを特徴とする。また、別の本発明に
よるタイマ回路は、クロックをカウントするカウンタ、
データを一時ストアするレジスタ、前記カウンタのカウ
ント値と前記レジスタのストアデータを比較し両者が一
致したときＣＰＵに対し割込み要求信号を発生する信号
発生手段、前記レジスタに前記カウンタのリセット値と
同一の値を示すデータが書き込まれたことを検出し検出
信号を発生する検出手段、前記検出信号に応答して前記
ＣＰＵに対しシステムリセットを要求するシステムリセ
ット要求手段、ならびに前記検出手段の検出信号を入力
し前記検出信号が発生したときに前記割り込み要求信号
のＣＰＵへの伝達を禁止する割り込み禁止手段を備え、
前記ＣＰＵは前記検出信号が発生したときに前記割り込
み要求信号に応答せずに前記システムリセット要求に応
答して前記レジスタに対しコマンド信号を供給して前記
レジスタのデータを前記カウンタのリセット値とは異な
る値に変更させることを特徴とする。
は、クロック信号をカウントするカウンタと、書き込み
信号に応答して供給されたデータをストアするレジスタ
と、前記カウンタのカウント値と前記レジスタにストア
されているデータとを比較し両者が一致したときに一致
信号をＣＰＵに出力するコンパレータとを有するタイマ
回路において、前記一致信号および前記書き込み信号を
入力し前記一致信号または前記書き込み信号が発生した
ときに前記カウンタをリセットするリセット回路と、前
記レジスタに前記カウンタのリセット値と同一の値を示
すデータが書き込まれたことを検出して検出信号を発生
する検出手段と、前記検出信号に応答して前記コンパレ
ータが前記一致信号をＣＰＵに伝えた後に前記レジスタ
のデータを前記リセット値以外のデータに変更する変更
手段とを設けたことを特徴とする。また、別の本発明に
よるタイマ回路は、クロックをカウントするカウンタ、
データを一時ストアするレジスタ、前記カウンタのカウ
ント値と前記レジスタのストアデータを比較し両者が一
致したときＣＰＵに対し割込み要求信号を発生する信号
発生手段、前記レジスタに前記カウンタのリセット値と
同一の値を示すデータが書き込まれたことを検出し検出
信号を発生する検出手段、前記検出信号に応答して前記
ＣＰＵに対しシステムリセットを要求するシステムリセ
ット要求手段、ならびに前記検出手段の検出信号を入力
し前記検出信号が発生したときに前記割り込み要求信号
のＣＰＵへの伝達を禁止する割り込み禁止手段を備え、
前記ＣＰＵは前記検出信号が発生したときに前記割り込
み要求信号に応答せずに前記システムリセット要求に応
答して前記レジスタに対しコマンド信号を供給して前記
レジスタのデータを前記カウンタのリセット値とは異な
る値に変更させることを特徴とする。
【０００８】かかる構成によれば、たとえレジスタにカ
ウンタのリセット値と同一のカウントデータが書込まれ
ても、同状態が検出されてレジスタのデータが変化する
ことになり、コンパレータの出力が発生され続けること
がなくなる。
ウンタのリセット値と同一のカウントデータが書込まれ
ても、同状態が検出されてレジスタのデータが変化する
ことになり、コンパレータの出力が発生され続けること
がなくなる。
【０００９】
【実施例】以下、図面を用いて本発明の実施例につき説
明する。
明する。
【００１０】図１は本発明の一実施例によるタイマ回路
１００を有するマイクロコンピュータのブロック図であ
る。タイマ回路１００におけるレジスタ１５とＣＰＵ１
０とはデータバス２０を介して相互接続されている。Ｃ
ＰＵ１０はカウントデータ書込み命令の実行によりデー
タバス２０にカウントデータを転送しながら書込み信号
ＷＥＮＳを発生する。この信号ＷＥＮＳはレジスタ１５
の書込み制御端子ＷＥに供給されており、またＯＲゲー
ト１１を介してカウンタ１７に対するリセット信号ＣＲ
ＳＴとなる。カウンタ１７にはＣＰＵ１０からクロック
信号ＣＬＫが供給されている。
１００を有するマイクロコンピュータのブロック図であ
る。タイマ回路１００におけるレジスタ１５とＣＰＵ１
０とはデータバス２０を介して相互接続されている。Ｃ
ＰＵ１０はカウントデータ書込み命令の実行によりデー
タバス２０にカウントデータを転送しながら書込み信号
ＷＥＮＳを発生する。この信号ＷＥＮＳはレジスタ１５
の書込み制御端子ＷＥに供給されており、またＯＲゲー
ト１１を介してカウンタ１７に対するリセット信号ＣＲ
ＳＴとなる。カウンタ１７にはＣＰＵ１０からクロック
信号ＣＬＫが供給されている。
【００１１】カウンタ１７のカウント値およびレジスタ
１５に保持されているカウントデータはコンパレータ１
６に供給されて比較され、両者が一致すると一致信号と
しての割込み要求信号ＩＮＴＱがＣＰＵ１０に供給され
る。信号ＩＮＴＱはＯＲゲート１１にも供給され、カウ
ンタリセット信号ともなる。
１５に保持されているカウントデータはコンパレータ１
６に供給されて比較され、両者が一致すると一致信号と
しての割込み要求信号ＩＮＴＱがＣＰＵ１０に供給され
る。信号ＩＮＴＱはＯＲゲート１１にも供給され、カウ
ンタリセット信号ともなる。
【００１２】レジスタ１５に保持されているカウントデ
ータはゼロ検出回路１２にもさらに供給されている。本
実施例では、カウンタ１７のリセット値が零であるの
で、検出回路１２はレジスタ１５のカウントデータが零
か否かを判定し零のとき検出信号ＺＤＳを発生する。カ
ウンタ１７のリセット値が零以外のときはそれに対して
検出回路１２の検出値が変化することは無論である。検
出回路１２の出力はラッチ回路１３のデータ入力端子Ｄ
に供給されており、その反転クロック端子ＣＢには書込
み信号ＷＥＮＳが供給されている。ラッチ回路１３の出
力Ｑから得られる信号はＯＲゲート１１に供給され、さ
らにレジスタ１５のセット端子Ｓに供給されている。
ータはゼロ検出回路１２にもさらに供給されている。本
実施例では、カウンタ１７のリセット値が零であるの
で、検出回路１２はレジスタ１５のカウントデータが零
か否かを判定し零のとき検出信号ＺＤＳを発生する。カ
ウンタ１７のリセット値が零以外のときはそれに対して
検出回路１２の検出値が変化することは無論である。検
出回路１２の出力はラッチ回路１３のデータ入力端子Ｄ
に供給されており、その反転クロック端子ＣＢには書込
み信号ＷＥＮＳが供給されている。ラッチ回路１３の出
力Ｑから得られる信号はＯＲゲート１１に供給され、さ
らにレジスタ１５のセット端子Ｓに供給されている。
【００１３】図２を参照すると、レジスタ１５は、本実
施例ではデータバス２０が８ビット幅であるので、８個
のデータラッチ１５−１〜１５−８を有している。各デ
ータラッチ１５１はプリセット端子Ｐを有しレジスタ１
５のセット端子Ｓに共通接続されている。データラッチ
１５１の出力は検出回路１２としてのＮＯＲゲート１２
０に供給され、その結果、カウントデータが零（“ＯＯ
Ｈ”，“Ｈ”は１６進数を示す）のとき、ＮＯＲゲート
１２０は検出信号ＺＤＳをアクティブハイレベルとす
る。
施例ではデータバス２０が８ビット幅であるので、８個
のデータラッチ１５−１〜１５−８を有している。各デ
ータラッチ１５１はプリセット端子Ｐを有しレジスタ１
５のセット端子Ｓに共通接続されている。データラッチ
１５１の出力は検出回路１２としてのＮＯＲゲート１２
０に供給され、その結果、カウントデータが零（“ＯＯ
Ｈ”，“Ｈ”は１６進数を示す）のとき、ＮＯＲゲート
１２０は検出信号ＺＤＳをアクティブハイレベルとす
る。
【００１４】したがって、アクティブハイレベルの検出
信号ＺＤＳが発生されると、ラッチ回路１３（図１）は
アクティブハイレベルの出力ＡＲＳＴを発生し、レジス
タ１５のカウントデータは“ＯＯＨ”から“ＦＦＨ”に
変化する。また、カウンタ１７がリセットされる。この
アクティブハイレベルのラッチ信号ＡＲＳＴは遅延回路
１４で遅延されラッチ回路１３をリセットする。遅延回
路１４は直列接続された複数のインバータで構成でき
る。
信号ＺＤＳが発生されると、ラッチ回路１３（図１）は
アクティブハイレベルの出力ＡＲＳＴを発生し、レジス
タ１５のカウントデータは“ＯＯＨ”から“ＦＦＨ”に
変化する。また、カウンタ１７がリセットされる。この
アクティブハイレベルのラッチ信号ＡＲＳＴは遅延回路
１４で遅延されラッチ回路１３をリセットする。遅延回
路１４は直列接続された複数のインバータで構成でき
る。
【００１５】今、ＣＰＵ１０がカウントデータ書込み命
令を実行すると、図３のように、ＣＰＵ１０はデータバ
スに例えばカウントデータ“３５Ｈ”を出力しながら書
込み信号ＷＥＮＳを発生する。この信号に応答してレジ
スタ１５はカウンタデータをラッチしてコンパレータ１
６に供給する。また、カウンタリセット信号ＣＲＳＴが
発生する。カウントデータは“３５Ｈ”であって零でな
いので、検出信号ＺＤＳはロウレベルのままであり、ラ
ッチ信号ＡＲＳＴもロウレベルのももである。
令を実行すると、図３のように、ＣＰＵ１０はデータバ
スに例えばカウントデータ“３５Ｈ”を出力しながら書
込み信号ＷＥＮＳを発生する。この信号に応答してレジ
スタ１５はカウンタデータをラッチしてコンパレータ１
６に供給する。また、カウンタリセット信号ＣＲＳＴが
発生する。カウントデータは“３５Ｈ”であって零でな
いので、検出信号ＺＤＳはロウレベルのままであり、ラ
ッチ信号ＡＲＳＴもロウレベルのももである。
【００１６】カウンタ１７はクロックＣＬＫのカウント
を開始する。そのカウント値が“３５Ｈ”に達すると、
コンパレータ１６はアクティブハイレベルの割込み要求
信号ＩＮＴＱを発生する。ＣＰＵ１０はかくして実行中
のプログラムを中断し、割込み処理を起動する。割込み
要求信号ＩＮＴＱはリセット信号ＣＲＳＴとしてカウン
タ１７をリセットする。コンパレータ１６はそれによっ
て信号ＩＮＴＱはロウレベルに変化させる。カウンタ１
７はカウント動作を再開する。
を開始する。そのカウント値が“３５Ｈ”に達すると、
コンパレータ１６はアクティブハイレベルの割込み要求
信号ＩＮＴＱを発生する。ＣＰＵ１０はかくして実行中
のプログラムを中断し、割込み処理を起動する。割込み
要求信号ＩＮＴＱはリセット信号ＣＲＳＴとしてカウン
タ１７をリセットする。コンパレータ１６はそれによっ
て信号ＩＮＴＱはロウレベルに変化させる。カウンタ１
７はカウント動作を再開する。
【００１７】図３のように、前述のように電源ノイズ、
あるいはプログラムミスによりデータバス２０上のデー
タが“ＯＯＨ”があるときに書込み信号ＷＥＮＳが発生
されると、レジスタ１５は同データ“ＯＯＨ”を取り込
み出力する。したがって検出回路１２はアクティブハイ
レベルの検出信号ＺＤＳを発生する。信号ＺＤＳのハイ
レベルは割込み信号ＷＥＮＳの立下りエッジに同期して
ラッチ回路１３に取り込まれ、その出力信号ＡＲＳＴは
ハイレベルへと変化する。したがってレジスタ１５の保
持データは“ＯＯＨ”から“ＦＦＨ”へ変化する。この
結果、レジスタ１５にカウントデータ“ＯＯＨ”が書き
込まれることにより割込み要求信号ＩＮＴＱは一担は発
生されるが、その後直ちにロウレベルに変化する。
あるいはプログラムミスによりデータバス２０上のデー
タが“ＯＯＨ”があるときに書込み信号ＷＥＮＳが発生
されると、レジスタ１５は同データ“ＯＯＨ”を取り込
み出力する。したがって検出回路１２はアクティブハイ
レベルの検出信号ＺＤＳを発生する。信号ＺＤＳのハイ
レベルは割込み信号ＷＥＮＳの立下りエッジに同期して
ラッチ回路１３に取り込まれ、その出力信号ＡＲＳＴは
ハイレベルへと変化する。したがってレジスタ１５の保
持データは“ＯＯＨ”から“ＦＦＨ”へ変化する。この
結果、レジスタ１５にカウントデータ“ＯＯＨ”が書き
込まれることにより割込み要求信号ＩＮＴＱは一担は発
生されるが、その後直ちにロウレベルに変化する。
【００１８】かくして、レジスタ１５にカウンタ１７の
リセット値と同一のカウントデータが書き込まれても、
ＣＰＵ１０が割込み処理から二度と抜け出られなくなる
という不具合は防止される。
リセット値と同一のカウントデータが書き込まれても、
ＣＰＵ１０が割込み処理から二度と抜け出られなくなる
という不具合は防止される。
【００１９】コンパレータ１６はレジスタ１５にカウン
トデータ“ＯＯＨ”が書き込まれると割込み要求信号Ｉ
ＮＴＱを発生するので、同信号をゼロ検出信号ＺＤＳと
して利用することができる。そのための構成を第２の実
施例として図４に示す。図３と同一のものは同じ番号を
符してその説明を省略する。本実施例では、ＡＮＤゲー
ト４０が設けられており、その二つの入力には割込み要
求信号ＩＮＴＱおよび書込み信号ＷＥＮＳが供給され、
その出力が検出信号ＺＤＳとして用いられている。した
がって、レジスタ１５にカウントデータ“ＯＯＨ”が書
き込まれたときだけ、ＡＮＤゲート４０は検出信号ＺＤ
Ｓをアクティブハイレベルとする。本実施例では、すな
わち、コンパレータ１６をカウントデータ“ＯＯＨ”の
レジスタ１５への書き込み検出に兼用しており、図１の
ゼロ検出回路１２（図２のＮＯＲゲート１２０）を不要
にしている。
トデータ“ＯＯＨ”が書き込まれると割込み要求信号Ｉ
ＮＴＱを発生するので、同信号をゼロ検出信号ＺＤＳと
して利用することができる。そのための構成を第２の実
施例として図４に示す。図３と同一のものは同じ番号を
符してその説明を省略する。本実施例では、ＡＮＤゲー
ト４０が設けられており、その二つの入力には割込み要
求信号ＩＮＴＱおよび書込み信号ＷＥＮＳが供給され、
その出力が検出信号ＺＤＳとして用いられている。した
がって、レジスタ１５にカウントデータ“ＯＯＨ”が書
き込まれたときだけ、ＡＮＤゲート４０は検出信号ＺＤ
Ｓをアクティブハイレベルとする。本実施例では、すな
わち、コンパレータ１６をカウントデータ“ＯＯＨ”の
レジスタ１５への書き込み検出に兼用しており、図１の
ゼロ検出回路１２（図２のＮＯＲゲート１２０）を不要
にしている。
【００２０】マイクロコンピュータは通常システリセッ
ト機能を有している。すなわち、ＣＰＵにシステムリセ
ット信号が供給されるとその内部状態が初期化されると
とも周辺ユニットに対する初期化信号が発生する。この
システムリセット機能を用いてレジスタ１５をゼロ検出
信号ＺＤＳによりセットすることができる。そのための
構成を第３の実施例として図５に示す。図１と同一機能
部は同じ番号で示している。
ト機能を有している。すなわち、ＣＰＵにシステムリセ
ット信号が供給されるとその内部状態が初期化されると
とも周辺ユニットに対する初期化信号が発生する。この
システムリセット機能を用いてレジスタ１５をゼロ検出
信号ＺＤＳによりセットすることができる。そのための
構成を第３の実施例として図５に示す。図１と同一機能
部は同じ番号で示している。
【００２１】すなわち、ラッチ回路１３の出力信号ＡＲ
ＳＴをＣＰＵ１０のシステムリセット端子ＳＲＳＴに供
給している。ＣＰＵ１０は同端子ＳＲＳＴのレベルがア
クティブハイレベルとなるとシステムリセットコマンド
信号ＣＳＲを発生する。同信号ＣＳＲはＯＲゲート１
１、ラッチ回路１３のリセット端子Ｒおよびレジスタ１
５のセット端子Ｓに供給されている。したがって、レジ
スタ１５にカウントデータ“ＯＯＨ”が書き込まれたこ
とにより検出回路１２がゼロ検出信号ＺＤＳを発生する
と、ラッチ信号ＡＲＳＴがアクティブハイレベルとな
り、ＣＰＵ１０はシステムリセットコマンド信号ＣＳＲ
を発生する。これによって、レジスタ１５のデータは
“ＦＦＨ”に変化するとともカウンタ１７およびラッチ
回路１３はリセット状態となる。また、ＣＰＵ１０も初
期化される。
ＳＴをＣＰＵ１０のシステムリセット端子ＳＲＳＴに供
給している。ＣＰＵ１０は同端子ＳＲＳＴのレベルがア
クティブハイレベルとなるとシステムリセットコマンド
信号ＣＳＲを発生する。同信号ＣＳＲはＯＲゲート１
１、ラッチ回路１３のリセット端子Ｒおよびレジスタ１
５のセット端子Ｓに供給されている。したがって、レジ
スタ１５にカウントデータ“ＯＯＨ”が書き込まれたこ
とにより検出回路１２がゼロ検出信号ＺＤＳを発生する
と、ラッチ信号ＡＲＳＴがアクティブハイレベルとな
り、ＣＰＵ１０はシステムリセットコマンド信号ＣＳＲ
を発生する。これによって、レジスタ１５のデータは
“ＦＦＨ”に変化するとともカウンタ１７およびラッチ
回路１３はリセット状態となる。また、ＣＰＵ１０も初
期化される。
【００２２】さらに、本実施例では、インバータ５０お
よびＮＯＲゲート５１が設けられている。ＮＯＲゲート
５０の一方の入力にはコンパレータ１６の出力がインバ
ータ５０を介して供給され、他方の入力にはゼロ検出信
号ＺＤＳが供給されている。ＮＯＲゲート５０の出力が
割込み要求信号ＩＮＴＱとしてＣＰＵ１０に供給されて
いる。したがって、レジスタ１５にカウントデータ“Ｏ
ＯＨ”が書き込まれてコンパレータ１６がハイレベルを
出力しても、ＮＯＲゲート５１の出力、したがって割込
み要求信号ＩＮＴＱは検出信号ＺＤＳにロウレベルに保
持される。一方、それ以外に発生されるコンパレータ１
６のハイレベル出力はイバータ５０およびＮＯＲゲート
５１を介して割込み要求信号ＩＮＴＱをアクティブハイ
レベルにする。したがって、不必要な割込み要求信号Ｉ
ＮＴの発生も防止されている。また、本実施例において
も図４のように検出回路１２の代わりにコンパレータ１
６およびＡＮＤゲート４０を使用してもよい。
よびＮＯＲゲート５１が設けられている。ＮＯＲゲート
５０の一方の入力にはコンパレータ１６の出力がインバ
ータ５０を介して供給され、他方の入力にはゼロ検出信
号ＺＤＳが供給されている。ＮＯＲゲート５０の出力が
割込み要求信号ＩＮＴＱとしてＣＰＵ１０に供給されて
いる。したがって、レジスタ１５にカウントデータ“Ｏ
ＯＨ”が書き込まれてコンパレータ１６がハイレベルを
出力しても、ＮＯＲゲート５１の出力、したがって割込
み要求信号ＩＮＴＱは検出信号ＺＤＳにロウレベルに保
持される。一方、それ以外に発生されるコンパレータ１
６のハイレベル出力はイバータ５０およびＮＯＲゲート
５１を介して割込み要求信号ＩＮＴＱをアクティブハイ
レベルにする。したがって、不必要な割込み要求信号Ｉ
ＮＴの発生も防止されている。また、本実施例において
も図４のように検出回路１２の代わりにコンパレータ１
６およびＡＮＤゲート４０を使用してもよい。
【００２３】上述の各実施例ではマイクロコンピュータ
の一周辺ユニットとしてのタイマ回路を示したが、他の
装置のためのタイマ回路も同様である。
の一周辺ユニットとしてのタイマ回路を示したが、他の
装置のためのタイマ回路も同様である。
【００２４】
【発明の効果】以上のとおり、本発明によれば、レジス
タにカウンタのリセット値と同一のデータが書き込まれ
ても、コンパレータがレジスタおよびカウンタの内容が
一致していることを示す信号を出力し続けることが防止
される。
タにカウンタのリセット値と同一のデータが書き込まれ
ても、コンパレータがレジスタおよびカウンタの内容が
一致していることを示す信号を出力し続けることが防止
される。
【図１】本発明の一実施例を示すタイマ回路を有するマ
イクロコンピュータのブロック図。
イクロコンピュータのブロック図。
【図２】図１で示したレジスタおよびゼロ検出回路を示
す回路ブロック図。
す回路ブロック図。
【図３】図１のタイマ回路の動作を示すタイミングチャ
ート。
ート。
【図４】本発明の第２実施例を示す回路ブロック図。
【図５】本発明の第３実施例を示す回路ブロック図。
【図６】従来例を示す回路ブロック図。
Claims (7)
- 【請求項１】 クロック信号をカウントするカウンタ
と、書き込み信号に応答して供給されたデータをストア
するレジスタと、前記カウンタのカウント値と前記レジ
スタにストアされているデータとを比較し両者が一致し
たときに一致信号をＣＰＵに出力するコンパレータとを
有するタイマ回路において、前記一致信号および前記書
き込み信号を入力し前記一致信号または前記書き込み信
号が発生したときに前記カウンタをリセットするリセッ
ト回路と、前記レジスタに前記カウンタのリセット値と
同一の値を示すデータが書き込まれたことを検出して検
出信号を発生する検出手段と、前記検出信号に応答して
前記コンパレータが前記一致信号をＣＰＵに伝えた後に
前記レジスタのデータを前記リセット値以外のデータに
変更する変更手段とを設けたことを特徴とするタイマ回
路。 - 【請求項２】 前記レジスタは前記書き込み信号の第１
のエッジに同期して供給されたデータをストアし、前記
変更手段は前記検出信号に応答し前記書き込み信号の第
２のエッジに同期して前記レジスタのデータを変更する
ことを特徴とする請求項１記載のタイマ回路。 - 【請求項３】 前記検出手段は前記レジスタのデータを
デコードして当該データが前記カウンタのリセット値と
同一の値を示すことを検出する検出回路であることを特
徴とする請求項１又は２記載のタイマ回路。 - 【請求項４】 前記検出手段は前記書き込み信号と前記
一致信号とを入力し、前記書き込み信号と前記一致信号
とが同時に発生したことを検出することによって、前記
レジスタに前記カウンタのリセット値と同一の値を示す
データが書き込まれたことを検出する検出回路であるこ
とを特徴とする請求項１または２記載のタイマ回路。 - 【請求項５】 前記変更手段は、前記検出回路の出力が
データ入力端子に、前記書き込み信号が反転クロック入
力端子に、データ出力端子が前記レジスタのプリセット
端子に、前記データ出力端子が遅延回路を介してリセッ
ト端子に接続されたラッチ回路であることを特徴とする
請求項３または４記載のタイマ回路。 - 【請求項６】 クロックをカウントするカウンタ、デー
タを一時ストアするレジスタ、前記カウンタのカウント
値と前記レジスタのストアデータを比較し両者が一致し
たときＣＰＵに対し割込み要求信号を発生する信号発生
手段、前記レジスタに前記カウンタのリセット値と同一
の値を示すデータが書き込まれたことを検出し検出信号
を発生する検出手段、前記検出信号に応答して前記ＣＰ
Ｕに対しシステムリセットを要求するシステムリセット
要求手段、ならびに前記検出手段の検出信号を入力し前
記検出信号が発生したときに前記割り込み要求信号のＣ
ＰＵへの伝達を禁止する割り込み禁止手段を備え、前記
ＣＰＵは前記検出信号が発生したときに前記割り込み要
求信号に応答せずに前記システムリセット要求に応答し
て前記レジスタに対しコマンド信号を供給して前記レジ
スタのデータを前記カウンタのリセット値とは異なる値
に変更させることを特徴とするタイマ回路。 - 【請求項７】 前記ＣＰＵが供給する前記コマンド信号
は、前記カウンタをリセットし、前記システムリセット
要求手段をリセットする信号でもあることを特徴とする
請求項６記載のタイマ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13721793A JP3152014B2 (ja) | 1992-06-16 | 1993-06-08 | タイマ回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15660792 | 1992-06-16 | ||
| JP4-156607 | 1992-06-16 | ||
| JP13721793A JP3152014B2 (ja) | 1992-06-16 | 1993-06-08 | タイマ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0676083A JPH0676083A (ja) | 1994-03-18 |
| JP3152014B2 true JP3152014B2 (ja) | 2001-04-03 |
Family
ID=26470609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13721793A Expired - Fee Related JP3152014B2 (ja) | 1992-06-16 | 1993-06-08 | タイマ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3152014B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5939374B2 (ja) * | 2011-12-05 | 2016-06-22 | セイコーエプソン株式会社 | タイマー装置及び電子機器 |
-
1993
- 1993-06-08 JP JP13721793A patent/JP3152014B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0676083A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0186006B1 (en) | Multiprocessor system | |
| US4763296A (en) | Watchdog timer | |
| US6928523B2 (en) | Synchronous signal producing circuit for controlling a data ready signal indicative of end of access to a shared memory and thereby controlling synchronization between processor and coprocessor | |
| JPH01258057A (ja) | 複数のプロセッサを同期する装置 | |
| EP0679981A2 (en) | Reset circuit of electronic device | |
| US5440603A (en) | Watch-dog timer circuit and a microcomputer equipped therewith | |
| US5961622A (en) | System and method for recovering a microprocessor from a locked bus state | |
| JPH0346854B2 (ja) | ||
| CA2292991C (en) | Watch dog timer system | |
| JP2661222B2 (ja) | パルス出力装置 | |
| US7500021B2 (en) | Operation mode control circuit, microcomputer including the same, and control system using the microcomputer | |
| US5345489A (en) | Timer circuit having comparator comparing contents of counter and register | |
| JP3152014B2 (ja) | タイマ回路 | |
| JPH0320776B2 (ja) | ||
| EP0462622B1 (en) | Microprocessor capable of ensuring flexible recovery time for I/O device | |
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| JPH064301A (ja) | 時分割割込制御方式 | |
| JPH04253244A (ja) | プログラム暴走時のメモリ内データ保護回路 | |
| JP2988139B2 (ja) | 割込み制御装置 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH10333920A (ja) | 割込み処理回路 | |
| KR20040100724A (ko) | 외부 ｃｐｕ의 잘못된 동작으로 인한 에러 제어 장치 및방법 | |
| JP2009289119A (ja) | ウォッチドッグ・タイマ及びマイクロコンピュータ | |
| JPH04107748A (ja) | マイクロコンピュータ | |
| JPH09128268A (ja) | プログラム障害検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001226 |
|
| LAPS | Cancellation because of no payment of annual fees |