JP2988139B2 - 割込み制御装置 - Google Patents
割込み制御装置Info
- Publication number
- JP2988139B2 JP2988139B2 JP4233202A JP23320292A JP2988139B2 JP 2988139 B2 JP2988139 B2 JP 2988139B2 JP 4233202 A JP4233202 A JP 4233202A JP 23320292 A JP23320292 A JP 23320292A JP 2988139 B2 JP2988139 B2 JP 2988139B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- signal
- request
- microprocessor
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータ等
における割込み制御装置に関し、特に複数の割込み要求
の優先順位を制御する割込み制御装置に関する。
における割込み制御装置に関し、特に複数の割込み要求
の優先順位を制御する割込み制御装置に関する。
【０００２】
【従来の技術】従来、この種の割込み制御装置はマイク
ロプロセッサと共に用いられ、外部からマイクロプロセ
ッサへの割込み要求を制御している。
ロプロセッサと共に用いられ、外部からマイクロプロセ
ッサへの割込み要求を制御している。
【０００３】図８は従来の一例を示す割込み制御装置の
ブロック図である。図８に示すように、従来の割込み制
御装置１ａは、外部装置からの割込み要求信号１０５の
状態を保持するための割込み要求レジスタ４と、割込み
要求の禁止情報を保持するための割込みマスクレジスタ
７と、割込み要求１０５の優先順位を決定するための優
先決定ロジック５と、割込み要求をマイクロプロセッサ
１４に通知するための制御ロジック３と、割込みルーチ
ンアドレス１０７を発生するための割込みルーチンアド
レス発生ロジック２と、現在受け付けられている割込み
要求を示すための割込みサービスレジスタ６とを備えて
いる。また、かかる割込み制御装置１ａはこれらの他に
データバスバッファ１０と、リード／ライトコントロー
ル１１と、内部データバス１２とを有している。この割
込み制御装置１ａはデータバス１３によってマイクロプ
ロセッサ１４と接続され、しかも割込み（ＩＮＴ）信号
１０１と、割込みアクノリッジ（ＩＮＴＡ）信号１０２
と、リード信号１０３およびライト信号１０４との送受
信を行う。尚、割込み要求信号１０５は通常複数本存在
し、各々装置が接続されている。
ブロック図である。図８に示すように、従来の割込み制
御装置１ａは、外部装置からの割込み要求信号１０５の
状態を保持するための割込み要求レジスタ４と、割込み
要求の禁止情報を保持するための割込みマスクレジスタ
７と、割込み要求１０５の優先順位を決定するための優
先決定ロジック５と、割込み要求をマイクロプロセッサ
１４に通知するための制御ロジック３と、割込みルーチ
ンアドレス１０７を発生するための割込みルーチンアド
レス発生ロジック２と、現在受け付けられている割込み
要求を示すための割込みサービスレジスタ６とを備えて
いる。また、かかる割込み制御装置１ａはこれらの他に
データバスバッファ１０と、リード／ライトコントロー
ル１１と、内部データバス１２とを有している。この割
込み制御装置１ａはデータバス１３によってマイクロプ
ロセッサ１４と接続され、しかも割込み（ＩＮＴ）信号
１０１と、割込みアクノリッジ（ＩＮＴＡ）信号１０２
と、リード信号１０３およびライト信号１０４との送受
信を行う。尚、割込み要求信号１０５は通常複数本存在
し、各々装置が接続されている。
【０００４】まず、各装置からの割込み要求が発生する
と、割込み制御装置１ａに割込み要求信号１０５が送出
され、割込み要求レジスタ４をセットする。複数の割込
み要求が発生した場合は、優先決定ロジック５が割込み
マスクレジスタ７の内容を参照して割込み要求信号１０
５の優先度を決定する。マイクロプロセッサ１４に対す
る割込み要求は制御ロジック３を経由し、割込み（ＩＮ
Ｔ）信号１０１によって通知される。
と、割込み制御装置１ａに割込み要求信号１０５が送出
され、割込み要求レジスタ４をセットする。複数の割込
み要求が発生した場合は、優先決定ロジック５が割込み
マスクレジスタ７の内容を参照して割込み要求信号１０
５の優先度を決定する。マイクロプロセッサ１４に対す
る割込み要求は制御ロジック３を経由し、割込み（ＩＮ
Ｔ）信号１０１によって通知される。
【０００５】次に、マイクロプロセッサ１４は割込み信
号（ＩＮＴ）１０１を受信し割込みを受け付けてもよい
と判断すると、割込みアクノリッジ（ＩＮＴＡ）信号１
０２を制御ロジック３に出力する。この割込みアクノリ
ッジ（ＩＮＴＡ）信号１０２を受け取ると、制御ロジッ
ク３は割込みルーチンアドレス発生ロジック２に割込み
ルーチンアドレス発生信号１０６を出力する。割込みル
ーチンアドレス発生ロジック２は最も優先度の高い割込
みのルーチンアドレス１０７を内部データバス１２と、
データバスバッファ１０を経由したデータバス１３とに
出力する。この時、該当する割込み要求レジスタ４がク
リアされ、該当する割込みサービスレジスタ６をセット
する。
号（ＩＮＴ）１０１を受信し割込みを受け付けてもよい
と判断すると、割込みアクノリッジ（ＩＮＴＡ）信号１
０２を制御ロジック３に出力する。この割込みアクノリ
ッジ（ＩＮＴＡ）信号１０２を受け取ると、制御ロジッ
ク３は割込みルーチンアドレス発生ロジック２に割込み
ルーチンアドレス発生信号１０６を出力する。割込みル
ーチンアドレス発生ロジック２は最も優先度の高い割込
みのルーチンアドレス１０７を内部データバス１２と、
データバスバッファ１０を経由したデータバス１３とに
出力する。この時、該当する割込み要求レジスタ４がク
リアされ、該当する割込みサービスレジスタ６をセット
する。
【０００６】一方、マイクロプロセッサ１４はデータバ
ス１３より割込みルーチンアドレス１０７を取り込み、
割込み処理を行う。このマイクロプロセッサ１４での割
込み処理が終了すると、マイクロプロセッサ１４は外部
装置に対し割込み終了データを通知する。これにより、
該当する割込みサービスレジスタ６がクリアされる。ま
た、この時までに割込み要求信号１０５はインアクティ
ブにする必要がある。
ス１３より割込みルーチンアドレス１０７を取り込み、
割込み処理を行う。このマイクロプロセッサ１４での割
込み処理が終了すると、マイクロプロセッサ１４は外部
装置に対し割込み終了データを通知する。これにより、
該当する割込みサービスレジスタ６がクリアされる。ま
た、この時までに割込み要求信号１０５はインアクティ
ブにする必要がある。
【０００７】更に、リード／ライトコントロール１１は
マイクロプロセッサ１４よりリード（ＲＤ）信号１０３
およびライト（ＷＲ）信号１０４を受信し、リードある
いはライトの制御を行うが、割込み動作とは直接関係な
いので、説明を省略する。
マイクロプロセッサ１４よりリード（ＲＤ）信号１０３
およびライト（ＷＲ）信号１０４を受信し、リードある
いはライトの制御を行うが、割込み動作とは直接関係な
いので、説明を省略する。
【０００８】図９は図８に示す割込み制御装置の割込み
動作のタイミング図である。図９に示すように、まず割
込み要求信号１０５がアクティブになり割込み要求があ
ることを知らせると、割込み制御装置１ａは割込み（Ｉ
ＮＴ）信号１０１をアクティブにしマイクロプロセッサ
１４へ出力する。次に、マイクロプロセッサ１４は割込
み（ＩＮＴ）信号１０１を受け付けた後、割込みアクノ
リッジ（ＩＮＴＡ）信号１０２を返送する。この割込み
アクノリッジ信号１０２は２回のパルスが送出される。
動作のタイミング図である。図９に示すように、まず割
込み要求信号１０５がアクティブになり割込み要求があ
ることを知らせると、割込み制御装置１ａは割込み（Ｉ
ＮＴ）信号１０１をアクティブにしマイクロプロセッサ
１４へ出力する。次に、マイクロプロセッサ１４は割込
み（ＩＮＴ）信号１０１を受け付けた後、割込みアクノ
リッジ（ＩＮＴＡ）信号１０２を返送する。この割込み
アクノリッジ信号１０２は２回のパルスが送出される。
【０００９】一方、割込みルーチンアドレス１０７は割
込みアクノリッジ（ＩＮＴＡ）信号１０２の２回目のパ
ルスに対応してデータバス１３に出力される。しかる
後、マイクロプロセッサ１４での割込み処理が終了する
と、マイクロプロセッサ１４は外部装置に対し割込み終
了データを通知する。この時までに割込み要求信号１０
５はインアクティブになっている必要がある。
込みアクノリッジ（ＩＮＴＡ）信号１０２の２回目のパ
ルスに対応してデータバス１３に出力される。しかる
後、マイクロプロセッサ１４での割込み処理が終了する
と、マイクロプロセッサ１４は外部装置に対し割込み終
了データを通知する。この時までに割込み要求信号１０
５はインアクティブになっている必要がある。
【００１０】
【発明が解決しようとする課題】上述した従来の割込み
制御装置は、優先順位の高い割込み要求に対する処理が
終了した時、マイクロプロセッサからの割込み終了の通
知がある前に、この割込み要求をインアクティブにする
必要がある。そのため、かかる割込み要求に不具合が発
生し且つこの割込み要求がアクティブになったままのと
き、新たな割込み要求が発生したと判断して再び割込み
処理を開始する。その結果、優先順位の低い割込み要求
は、マイクロプロセッサからの命令により割込みマスク
レジスタの内容を変更しない限り、いつまでたっても受
け付けられないという欠点がある。
制御装置は、優先順位の高い割込み要求に対する処理が
終了した時、マイクロプロセッサからの割込み終了の通
知がある前に、この割込み要求をインアクティブにする
必要がある。そのため、かかる割込み要求に不具合が発
生し且つこの割込み要求がアクティブになったままのと
き、新たな割込み要求が発生したと判断して再び割込み
処理を開始する。その結果、優先順位の低い割込み要求
は、マイクロプロセッサからの命令により割込みマスク
レジスタの内容を変更しない限り、いつまでたっても受
け付けられないという欠点がある。
【００１１】本発明の目的は、かかる優先度の高い割込
み要求が連続して発生したときでも、割込み禁止情報を
変更せずに優先度の低い割込み要求も受け付けられるよ
うにする割込み制御装置を提供することにある。
み要求が連続して発生したときでも、割込み禁止情報を
変更せずに優先度の低い割込み要求も受け付けられるよ
うにする割込み制御装置を提供することにある。
【００１２】
【課題を解決するための手段】本発明の割込み制御装置
は、複数の割込み要求を受け付けて優先順位を決定する
優先決定手段と、前記優先決定手段の出力を入力し現在
受け付けられている割込み状態を示すための割込みサー
ビス信号を出力する割込みサービス手段と、前記複数の
割込み要求の禁止情報を保持する割込みマスク手段と、
前記優先決定手段の出力に基いてマイクロプロセッサに
割込み要求を通知する制御論理手段と、前記制御論理手
段からのアドレス発生信号により割込みルーチンアドレ
スを発生して前記マイクロプロセッサに出力する割込み
ルーチンアドレス発生手段と、前記マイクロプロセッサ
に受け付けられた割込みの終了を検知する割込み終了検
知手段と、前記割込み終了検知手段からの割込み終了信
号と前記割込みサービス手段からの前記割込みサービス
信号と前記複数の割込み要求とを入力とし、前記割込み
サービス信号で表わされる受け付け中の割込み要求が前
記割込み終了信号により終了した判断され且つ終了した
と判断された前記割込み要求と同一の割込み要求がある
場合、前記割込み要求をマスクするための割込みマスク
データを前記割込みマスク手段へ出力する割込みマスク
データ制御手段とを有し、前記マイクロプロセッサへの
割込み要求を禁止するように構成される。
は、複数の割込み要求を受け付けて優先順位を決定する
優先決定手段と、前記優先決定手段の出力を入力し現在
受け付けられている割込み状態を示すための割込みサー
ビス信号を出力する割込みサービス手段と、前記複数の
割込み要求の禁止情報を保持する割込みマスク手段と、
前記優先決定手段の出力に基いてマイクロプロセッサに
割込み要求を通知する制御論理手段と、前記制御論理手
段からのアドレス発生信号により割込みルーチンアドレ
スを発生して前記マイクロプロセッサに出力する割込み
ルーチンアドレス発生手段と、前記マイクロプロセッサ
に受け付けられた割込みの終了を検知する割込み終了検
知手段と、前記割込み終了検知手段からの割込み終了信
号と前記割込みサービス手段からの前記割込みサービス
信号と前記複数の割込み要求とを入力とし、前記割込み
サービス信号で表わされる受け付け中の割込み要求が前
記割込み終了信号により終了した判断され且つ終了した
と判断された前記割込み要求と同一の割込み要求がある
場合、前記割込み要求をマスクするための割込みマスク
データを前記割込みマスク手段へ出力する割込みマスク
データ制御手段とを有し、前記マイクロプロセッサへの
割込み要求を禁止するように構成される。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を示す割込み制御
装置のブロック図である。図１に示すように、本実施例
の割込み制御装置１は、外部装置からの割込み要求１０
５の状態を保持するための割込み要求レジスタと、割込
み要求の禁止情報を保持するための割込みマスクレジス
タ７と、割込み要求の優先順位を決定するための優先決
定ロジック５と、割込み要求をマイクロプロセッサ１４
に通知するための制御ロジック３と、割込みルーチンア
ドレスを発生するための割込みルーチンアドレス発生ロ
ジック２と、現在受け付けられている割込み要求を示す
ための割込みサービスレジスタ６と、マイクロプロセッ
サ１４からの割込み終了を検知するための割込み終了検
知ロジック９と、この割込み終了検知ロジック９の状態
と割込み要求信号１０５および割込みサービスレジスタ
６からの情報により割込みマスクレジスタ７に書込むデ
ータを制御するための割込みマスクデータ制御ロジック
８と、データバスバッファ１０と、リード／ライトコン
トロール１１と、内部データバス１２とを有している。
この割込み制御装置１は割込み（ＩＮＴ）信号１０１
と、割込みアクノリッジ（ＩＮＴＡ）信号１０２と、リ
ート信号１０３およびライト信号１０４とをマイクロプ
ロセッサ１４との間でやり取りし、データはデータバス
１３により転送される。尚、割込み要求信号１０５は通
常複数本存在し、各々装置が接続されている。
て説明する。図１は本発明の一実施例を示す割込み制御
装置のブロック図である。図１に示すように、本実施例
の割込み制御装置１は、外部装置からの割込み要求１０
５の状態を保持するための割込み要求レジスタと、割込
み要求の禁止情報を保持するための割込みマスクレジス
タ７と、割込み要求の優先順位を決定するための優先決
定ロジック５と、割込み要求をマイクロプロセッサ１４
に通知するための制御ロジック３と、割込みルーチンア
ドレスを発生するための割込みルーチンアドレス発生ロ
ジック２と、現在受け付けられている割込み要求を示す
ための割込みサービスレジスタ６と、マイクロプロセッ
サ１４からの割込み終了を検知するための割込み終了検
知ロジック９と、この割込み終了検知ロジック９の状態
と割込み要求信号１０５および割込みサービスレジスタ
６からの情報により割込みマスクレジスタ７に書込むデ
ータを制御するための割込みマスクデータ制御ロジック
８と、データバスバッファ１０と、リード／ライトコン
トロール１１と、内部データバス１２とを有している。
この割込み制御装置１は割込み（ＩＮＴ）信号１０１
と、割込みアクノリッジ（ＩＮＴＡ）信号１０２と、リ
ート信号１０３およびライト信号１０４とをマイクロプ
ロセッサ１４との間でやり取りし、データはデータバス
１３により転送される。尚、割込み要求信号１０５は通
常複数本存在し、各々装置が接続されている。
【００１４】まず、各装置からの割込み要求が発生する
と、割込み要求信号１０５により割込み制御装置１の割
込み要求レジスタ４をセットする。このとき、複数の割
込み要求が発生した場合は優先決定ロジック５が割込み
マスクレジスタ７の内容を参照して割込み要求信号１０
５の優先度を決定する。この優先決定ロジック５で優先
度が決定されると、制御ロジック３を駆動してマイクロ
プロセッサ１４に対する割込み要求が行なわれる。すな
わち、制御ロジック３は割込み（ＩＮＴ）信号１０１に
よって通知する。
と、割込み要求信号１０５により割込み制御装置１の割
込み要求レジスタ４をセットする。このとき、複数の割
込み要求が発生した場合は優先決定ロジック５が割込み
マスクレジスタ７の内容を参照して割込み要求信号１０
５の優先度を決定する。この優先決定ロジック５で優先
度が決定されると、制御ロジック３を駆動してマイクロ
プロセッサ１４に対する割込み要求が行なわれる。すな
わち、制御ロジック３は割込み（ＩＮＴ）信号１０１に
よって通知する。
【００１５】次に、マイクロプロセッサ１４は割込み信
号（ＩＮＴ）１０１を受け付けた後割込み制御装置１の
制御ロジック３に出力する。このマイクロプロセッサ１
４からの割込みアクノリッジ（ＩＮＴＡ）信号１０２を
受け取ると、制御ロジック３は割込みルーチンアドレス
発生ロジック２に対し割込みルーチンアドレス発生信号
１０６を出力する。この割込みルーチンアドレス発生回
路２からは、最も優先度の高い割込みルーチンアドレス
１０７が内部データバス１２と、データバスバッファ１
０を経由したデータバス１３とに出力される。この時、
該当する割込み要求レジスタ４がクリアされ、該当する
割込みサービスレジスタ６がセットされる。一方、マイ
クロプロセッサ１４はデータバス１３より割込みレーチ
ンアドレス１０７を取り込み、割込み処理を実行する。
しかる後、マイクロプロセッサ１４での割込み処理が終
了すると、マイクロプロセッサ１４は外部装置に対し割
込み終了データを通知するとともに、該当する割込みサ
ービスレジスタ６をクリアさせる。これにより、割込み
終了検知ロジック９は割込み終了データをデコードして
割込み終了信号１０８と、割込み要求信号１０５と、割
込みサービスレジスタ６からの割込みサービス信号１０
９とが入力される。
号（ＩＮＴ）１０１を受け付けた後割込み制御装置１の
制御ロジック３に出力する。このマイクロプロセッサ１
４からの割込みアクノリッジ（ＩＮＴＡ）信号１０２を
受け取ると、制御ロジック３は割込みルーチンアドレス
発生ロジック２に対し割込みルーチンアドレス発生信号
１０６を出力する。この割込みルーチンアドレス発生回
路２からは、最も優先度の高い割込みルーチンアドレス
１０７が内部データバス１２と、データバスバッファ１
０を経由したデータバス１３とに出力される。この時、
該当する割込み要求レジスタ４がクリアされ、該当する
割込みサービスレジスタ６がセットされる。一方、マイ
クロプロセッサ１４はデータバス１３より割込みレーチ
ンアドレス１０７を取り込み、割込み処理を実行する。
しかる後、マイクロプロセッサ１４での割込み処理が終
了すると、マイクロプロセッサ１４は外部装置に対し割
込み終了データを通知するとともに、該当する割込みサ
ービスレジスタ６をクリアさせる。これにより、割込み
終了検知ロジック９は割込み終了データをデコードして
割込み終了信号１０８と、割込み要求信号１０５と、割
込みサービスレジスタ６からの割込みサービス信号１０
９とが入力される。
【００１６】図２は図１に示す割込みマスクデータ制御
ロジックの構成図である。図２に示すように、この割込
みマスクデータ制御装置８はアンド素子２４〜２６と、
ラッチ２１〜２３とにより構成される。いま、一つの割
込み要求信号１０５が受け付けられ、その後割込み終了
データが通知されたのにもかかわらず割込み要求信号１
０５がアクティブのままであるとする。かかる場合に
は、該当する割込み要求のアンド素子２４の出力信号が
アクティブになるとする。このため、割込み終了信号１
０８に対応して該当するラッチ２１にデータが保持さ
れ、割込みマスクデータ１１０が出力される。従って、
この割込みマスクデータ１１０は割込み終了信号１０８
に対応して割込みマスクレジスタ７に書込まれる。この
ため、割込み要求は割込み禁止となり、かかる割込み要
求よりも優先度の低い割込み要求を受け付けることが出
来るようになる。
ロジックの構成図である。図２に示すように、この割込
みマスクデータ制御装置８はアンド素子２４〜２６と、
ラッチ２１〜２３とにより構成される。いま、一つの割
込み要求信号１０５が受け付けられ、その後割込み終了
データが通知されたのにもかかわらず割込み要求信号１
０５がアクティブのままであるとする。かかる場合に
は、該当する割込み要求のアンド素子２４の出力信号が
アクティブになるとする。このため、割込み終了信号１
０８に対応して該当するラッチ２１にデータが保持さ
れ、割込みマスクデータ１１０が出力される。従って、
この割込みマスクデータ１１０は割込み終了信号１０８
に対応して割込みマスクレジスタ７に書込まれる。この
ため、割込み要求は割込み禁止となり、かかる割込み要
求よりも優先度の低い割込み要求を受け付けることが出
来るようになる。
【００１７】図３は図１に示す割込み終了検知ロジック
の構成図である。図３に示すように、この割込み終了検
知ロジック９はＥＸＮＯＲ素子２７〜２９と、ＮＡＮＤ
素子３０とにより構成される。これらＥＸＮＯＲ素子２
７〜２９には、内部データバス１２からのデータと割込
み終了データとが入力され、その結果最終的にＮＡＮＤ
素子３０より割込み終了信号１０８が出力される。
の構成図である。図３に示すように、この割込み終了検
知ロジック９はＥＸＮＯＲ素子２７〜２９と、ＮＡＮＤ
素子３０とにより構成される。これらＥＸＮＯＲ素子２
７〜２９には、内部データバス１２からのデータと割込
み終了データとが入力され、その結果最終的にＮＡＮＤ
素子３０より割込み終了信号１０８が出力される。
【００１８】図４は図１および図２に示す割込みマスク
データ制御ロジックの動作タイミング図である。図４に
示すように、データバス１３に割込み終了データが送ら
れてくると、割込み終了検知ロジック９で割込み終了信
号１０８をアクティブにする。ここで、割込み終了信号
１０８が送られできた時に割込みマスクデータ制御ロジ
ックに入力される割込み要求信号１０５がアクティブの
ままであったとする。しかるに、割込み終了信号１０８
と割込み要求信号１０５と割込みサービス信号１０９と
により、割込みマスクデータ制御ロジック８は割込みマ
スクデータ１１０を生成する。この割込みマスクデータ
１１０により割込みマスクレジスタ７を設定すれば、割
込み要求信号１０５がアクティブのままであったときに
この割込み要求をマスクするので、優先順位の低い割込
み要求でも受け付けることができる。
データ制御ロジックの動作タイミング図である。図４に
示すように、データバス１３に割込み終了データが送ら
れてくると、割込み終了検知ロジック９で割込み終了信
号１０８をアクティブにする。ここで、割込み終了信号
１０８が送られできた時に割込みマスクデータ制御ロジ
ックに入力される割込み要求信号１０５がアクティブの
ままであったとする。しかるに、割込み終了信号１０８
と割込み要求信号１０５と割込みサービス信号１０９と
により、割込みマスクデータ制御ロジック８は割込みマ
スクデータ１１０を生成する。この割込みマスクデータ
１１０により割込みマスクレジスタ７を設定すれば、割
込み要求信号１０５がアクティブのままであったときに
この割込み要求をマスクするので、優先順位の低い割込
み要求でも受け付けることができる。
【００１９】図５は本発明の他の実施例を説明するため
の割込み制御装置における割込みマスクデータ制御ロジ
ックの構成図である。図５に示すように、本実施例にお
ける割込みマスクデータ制御ロジック８は立上がり検出
回路３１，３３，３５と、立下がり検出回路３２，３
４，３６と、これらの検出回路３１，３３，３５の出力
および割込み要求信号１０５の論理積をとるアンド素子
２４，２５，２６と、ＳＲフリップフロップ３７，３
８，３９と、これらフリップフロップ３７〜３９の出力
を一時記憶するラッチ２１，２２，２３とにより構成さ
れる。
の割込み制御装置における割込みマスクデータ制御ロジ
ックの構成図である。図５に示すように、本実施例にお
ける割込みマスクデータ制御ロジック８は立上がり検出
回路３１，３３，３５と、立下がり検出回路３２，３
４，３６と、これらの検出回路３１，３３，３５の出力
および割込み要求信号１０５の論理積をとるアンド素子
２４，２５，２６と、ＳＲフリップフロップ３７，３
８，３９と、これらフリップフロップ３７〜３９の出力
を一時記憶するラッチ２１，２２，２３とにより構成さ
れる。
【００２０】まず、割込み要求信号１０５が発生し、割
込み制御装置１がマイクロプロセッサ１４に対して割込
みルーチンアドレス１０７を出力するところまでは、前
述した一実施例と同じ動作である。この時、該当割込み
要求レジスタ４はクリアされ、該当する割込みサービス
レジスタ６はセットされるので、割込みマスクデータ制
御ロジック８のフリップフロップ３７はセットされる。
しかる後、割込み終了データがマイクロプロセッサ１４
から通知されたとき、該当する割込み要求信号１０５が
アクティブのままであると、かかるフリップフロップ３
０はセットされたままであるので、割込み終了信号１０
８に同期して割込み要求信号１０５が禁止される。
込み制御装置１がマイクロプロセッサ１４に対して割込
みルーチンアドレス１０７を出力するところまでは、前
述した一実施例と同じ動作である。この時、該当割込み
要求レジスタ４はクリアされ、該当する割込みサービス
レジスタ６はセットされるので、割込みマスクデータ制
御ロジック８のフリップフロップ３７はセットされる。
しかる後、割込み終了データがマイクロプロセッサ１４
から通知されたとき、該当する割込み要求信号１０５が
アクティブのままであると、かかるフリップフロップ３
０はセットされたままであるので、割込み終了信号１０
８に同期して割込み要求信号１０５が禁止される。
【００２１】次に、割込み終了データがマイクロプロセ
ッサ１４から通知される以前に、該当する割込み要求信
号１０５がインアクティブになったとする。この場合、
立下がり検出回路３２，３４，３６で割込み要求信号１
０５の立下がりを検知し、フリップフロップ３７〜３９
をリセットする。その後、該当する割込み要求信号１０
５がインアクティブのままであれば、割込みマスクレジ
スタ７の内容は変更されず、通常の割込み制御を続け
る。また、該当する割込み要求信号１０５がもう一度ア
クティブになった時でも、フリップフロップ３７はリセ
ットされたままであるので、該当する割込み要求は受け
付けられる。
ッサ１４から通知される以前に、該当する割込み要求信
号１０５がインアクティブになったとする。この場合、
立下がり検出回路３２，３４，３６で割込み要求信号１
０５の立下がりを検知し、フリップフロップ３７〜３９
をリセットする。その後、該当する割込み要求信号１０
５がインアクティブのままであれば、割込みマスクレジ
スタ７の内容は変更されず、通常の割込み制御を続け
る。また、該当する割込み要求信号１０５がもう一度ア
クティブになった時でも、フリップフロップ３７はリセ
ットされたままであるので、該当する割込み要求は受け
付けられる。
【００２２】このように、本実施例は一つの割込み要求
がアクティブになり且つ割込み制御装置１に受け付けら
れた後、マイクロプロセッサ１４からの割込み終了の通
知を受ける以前にこの割込み要求が一度インアクティブ
になり、もう一度前記割込み要求が発生してアクティブ
になったときにでも、前記割込み要求を禁止することな
しに制御を続けることが出来るという利点を有する。
がアクティブになり且つ割込み制御装置１に受け付けら
れた後、マイクロプロセッサ１４からの割込み終了の通
知を受ける以前にこの割込み要求が一度インアクティブ
になり、もう一度前記割込み要求が発生してアクティブ
になったときにでも、前記割込み要求を禁止することな
しに制御を続けることが出来るという利点を有する。
【００２３】図６は図５に示す割込みマスクデータ制御
ロジックにおける割込み要求信号が一度もインアクティ
ブにならなかったときの動作タイミング図である。図６
に示すように、割込み要求信号１０５がマイクロプロセ
ッサ１４からの割込み終了データを受けるまでに一度も
インアクティブにならなかった場合は、割込みマスクデ
ータ１１０が出力される。
ロジックにおける割込み要求信号が一度もインアクティ
ブにならなかったときの動作タイミング図である。図６
に示すように、割込み要求信号１０５がマイクロプロセ
ッサ１４からの割込み終了データを受けるまでに一度も
インアクティブにならなかった場合は、割込みマスクデ
ータ１１０が出力される。
【００２４】図７は図５に示す割込みマスクデータ制御
ロジックにおける割込み要求信号が一度インアクティブ
になったときの動作タイミング図である。図７に示すよ
うに、割込み要求信号１０５がマイクロプロセッサ１４
からの割込み終了データを受けるまでに一度インアクテ
ィブになり、もう一度アクティブになった場合は、割込
みマスクデータ１１０が出力されない。尚、１１１は図
５におけるフリップフロップ３７の出力である。
ロジックにおける割込み要求信号が一度インアクティブ
になったときの動作タイミング図である。図７に示すよ
うに、割込み要求信号１０５がマイクロプロセッサ１４
からの割込み終了データを受けるまでに一度インアクテ
ィブになり、もう一度アクティブになった場合は、割込
みマスクデータ１１０が出力されない。尚、１１１は図
５におけるフリップフロップ３７の出力である。
【００２５】
【発明の効果】以上説明したように、本発明の割込み制
御装置は、マイクロプロセッサからの割込み終了信号を
検知する割込み終了検知ロジックと、この割込み終了検
知ロジックの状態および割込み要求信号により割込み要
求を禁止する割込みマスクデータ制御ロジックとを有す
ることにより、優先度の高い割込み要求が連続して発生
したときでも、マイクロプロセッサの命令により、割込
み禁止情報を変更することなしに優先順位の低い割込み
要求を受け付けることができるという効果がある。
御装置は、マイクロプロセッサからの割込み終了信号を
検知する割込み終了検知ロジックと、この割込み終了検
知ロジックの状態および割込み要求信号により割込み要
求を禁止する割込みマスクデータ制御ロジックとを有す
ることにより、優先度の高い割込み要求が連続して発生
したときでも、マイクロプロセッサの命令により、割込
み禁止情報を変更することなしに優先順位の低い割込み
要求を受け付けることができるという効果がある。
【図１】本発明の一実施例を示す割込み制御装置のブロ
ック図である。
ック図である。
【図２】図１に示す割込みマスクデータ制御ロジックの
構成図である。
構成図である。
【図３】図１に示す割込み終了検知ロジックの構成図で
ある。
ある。
【図４】図１および図２に示す割込みマスクデータ制御
ロジックの動作タイミング図である。
ロジックの動作タイミング図である。
【図５】本発明の他の実施例を説明するための割込み制
御装置における割込みマスクデータ制御ロジッグの構成
図である。
御装置における割込みマスクデータ制御ロジッグの構成
図である。
【図６】図５に示す割込みマスクデータ制御ロジックに
おける割込み要求信号が一度もインアクティブになるな
かったときのタイミング図である。
おける割込み要求信号が一度もインアクティブになるな
かったときのタイミング図である。
【図７】図５に示す割込みマスクデータ制御ロジックに
おける割込み要求信号が一度インアクティブになったと
きの動作タイミング図である。
おける割込み要求信号が一度インアクティブになったと
きの動作タイミング図である。
【図８】従来の一例を示す割込み制御装置のブロック図
である。
である。
【図９】図８に示す割込み制御装置の動作タイミング図
である。
である。
１ 割込み制御装置 ２ 割込みルーチンアドレス発生ロジック ３ 制御ロジック ４ 割込み要求レジスタ ５ 優先決定ロジック ６ 割込みサービスレジスタ ７ 割込みマスクレジスタ ８ 割込みマスクデータ制御ロジック ９ 割込み終了検知ロジック １２ 内部データバス １３ データバス ２１〜２３ ラッチ ２４〜２６ アンド素子 ２７〜２９ ＥＸＮＯＲ素子 ３０ ナンド素子 ３１，３３，３５ 立上がり検出回路 ３２，３４，３６ 立下がり検出回路 ３７〜３９ フリップフロップ １０１ 割込み（ＩＮＴ）信号 １０５ 割込み要求信号 １０６ 割込みルーチンアドレス発生信号 １０７ 割込みルーチンアドレス １０８ 割込み終了信号 １０９ 割込みサービス信号 １１０ 割込みマスクデータ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭49−84547（ＪＰ，Ａ) 特開 昭50−40251（ＪＰ，Ａ) 特開 昭62−219030（ＪＰ，Ａ) 特開 昭63−75957（ＪＰ，Ａ) 特開 平２−12337（ＪＰ，Ａ) 特開 昭54−84447（ＪＰ，Ａ) 特開 昭51−138356（ＪＰ，Ａ) 特開 平４−85630（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 9/46 G06F 13/24 G06F 11/00 G06F 11/30
Claims (1)
- 【請求項１】 複数の割込み要求を受け付けて優先順位
を決定する優先決定手段と、前記優先決定手段の出力を
入力し現在受け付けられている割込み状態を示すための
割込みサービス信号を出力する割込みサービス手段と、
前記複数の割込み要求の禁止情報を保持する割込みマス
ク手段と、前記優先決定手段の出力に基いてマイクロプ
ロセッサに割込み要求を通知する制御論理手段と、前記
制御論理手段からのアドレス発生信号により割込みルー
チンアドレスを発生して前記マイクロプロセッサに出力
する割込みルーチンアドレス発生手段と、前記マイクロ
プロセッサに受け付けられた割込みの終了を検知する割
込み終了検知手段と、前記割込み終了検知手段からの割
込み終了信号と前記割込みサービス手段からの前記割込
みサービス信号と前記複数の割込み要求とを入力とし、
前記割込みサービス信号で表わされる受け付け中の割込
み要求が前記割込み終了信号により終了した判断され且
つ終了したと判断された前記割込み要求と同一の割込み
要求がある場合、前記割込み要求をマスクするための割
込みマスクデータを前記割込みマスク手段へ出力する割
込みマスクデータ制御手段とを有し、前記マイクロプロ
セッサへの割込み要求を禁止することを特徴とする割込
み制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4233202A JP2988139B2 (ja) | 1992-09-01 | 1992-09-01 | 割込み制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4233202A JP2988139B2 (ja) | 1992-09-01 | 1992-09-01 | 割込み制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0683642A JPH0683642A (ja) | 1994-03-25 |
| JP2988139B2 true JP2988139B2 (ja) | 1999-12-06 |
Family
ID=16951354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4233202A Expired - Lifetime JP2988139B2 (ja) | 1992-09-01 | 1992-09-01 | 割込み制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2988139B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7533207B2 (en) * | 2006-12-06 | 2009-05-12 | Microsoft Corporation | Optimized interrupt delivery in a virtualized environment |
-
1992
- 1992-09-01 JP JP4233202A patent/JP2988139B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0683642A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5452443A (en) | Multi-processor system with fault detection | |
| US4271466A (en) | Direct memory access control system with byte/word control of data bus | |
| EP0172522B1 (en) | Data processing machine suitable for high-speed processing | |
| US6883053B2 (en) | Data transfer control circuit with interrupt status register | |
| JPH0743653B2 (ja) | 割込みコントローラ | |
| EP0481908A2 (en) | Bus master with antilockup and no idle bus cycles | |
| EP0261497A2 (en) | Semaphore circuit for shared memory cells | |
| US20060168385A1 (en) | Interrupt controller for a microprocessor | |
| US7177966B2 (en) | Microcomputer minimizing influence of bus contention | |
| US7181559B2 (en) | Message based transport mechanism for level sensitive interrupts | |
| US5578953A (en) | Self-resetting status register | |
| JP2988139B2 (ja) | 割込み制御装置 | |
| EP0462622B1 (en) | Microprocessor capable of ensuring flexible recovery time for I/O device | |
| AU666959B2 (en) | Data processing apparatus with function of effecting hang-up processing | |
| US6321280B1 (en) | System LSI having communication function | |
| KR100223096B1 (ko) | 내부 메모리 맵 레지스터를 관측하는 방법 및 장치 | |
| US6353864B1 (en) | System LSI having communication function | |
| EP0454096B1 (en) | Interrupt control circuit and microcomputer system comprising the same | |
| JPH10326194A (ja) | 割込み制御システム | |
| JP2752834B2 (ja) | データ転送装置 | |
| JP2844656B2 (ja) | 割込制御回路 | |
| JP2710483B2 (ja) | 半導体集積回路 | |
| JPH04352057A (ja) | 割込み通知回路 | |
| JPH0744399A (ja) | 割込制御回路 | |
| JPH01237841A (ja) | リトライ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990907 |