JPH0241532A - マイクロプロセッサの例外処理方法 - Google Patents

マイクロプロセッサの例外処理方法

Info

Publication number
JPH0241532A
JPH0241532A JP63192331A JP19233188A JPH0241532A JP H0241532 A JPH0241532 A JP H0241532A JP 63192331 A JP63192331 A JP 63192331A JP 19233188 A JP19233188 A JP 19233188A JP H0241532 A JPH0241532 A JP H0241532A
Authority
JP
Japan
Prior art keywords
exception
buffer
internal state
stored
state data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63192331A
Other languages
English (en)
Inventor
Katsuyasu Aiyoshizawa
相吉沢 克泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP63192331A priority Critical patent/JPH0241532A/ja
Publication of JPH0241532A publication Critical patent/JPH0241532A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は例外事象の発生時におけるマイクロプロセッサ
の例外処理の方法に関するもので、特に多重例外やプロ
グラム暴走などの原因の解析を容易とし得る例外処理方
法に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
【従来の技術】
一般にマイクロプロセッサ(以下プロセッサと略す)の
システムにおいて、バスエラーのような例外事象(以下
単に例外ともいう)が発生した場合、プロセッサは例外
処理としての、割込処理を開始する際のプログラムの飛
先番地を定める例外ベクタの決定と、プロセッサ内部状
態を表わすデータ(例えばプログラムカウンタやレジス
タの値など)のスタックへの格納を行う。オペレーティ
ングシステムは、この例外ベクタとスタックに格納され
た内部状態データに従って、例外処理を行い、例外処理
から復帰する。
【発明が解決しようとする課題】
しかしながらこのような例外処理の方法では以下のよう
な点において内部状態の解析が非常に困難になるという
問題がある。 ■例外が発生しても、例外処理から復帰する時にスタッ
ク、を正常処理へ返却するため、例外が多重に発生した
時の原因解析が困難となる。 ■プログラムが暴走してスタックが破壊された時に、例
外の原因解析が困難となる。 そこでこの発明の課題は、以下の特徴を持つ保守性の高
いマイクロプロセッサの例外処理方法を提供することに
より前記の問題を解決することにある。 (i)スタックに格納された内部状態データをバッファ
に格納することで、多重例外発生時やプログラム暴走時
にも内部状態データを保存できる。 (ii )格納する例外の種類をあらかじめ指定し、さ
らに例外の種類に応じたサイズの内部状態データだけを
前記バッファに環状連鎖状に格納することで、バッファ
を効率良く使用でき、解析がより容易になる。
【課題を解決するための手段】
前記の課題を解決するために本発明の方法は、「複数の
例外事象にそれぞれ対応する割込信号を入力し、対応す
る例外処理(3など)を実行するマイクロプロセッサに
おいて、 前記割込信号に応じ前記マイクロプロセッサの内部状態
を表わすデータの格納の要否を(例外格納フラグ4など
を参照して)判別し、格納要と判別したときは前記のデ
ータをバッファ(例外格納バッファ5など)に格納する
ように」するものとする。
【作 用】
この発明は、例外発生時のプロセッサの内部状態データ
を例外処理の始めにバッファへ格納するものである。バ
ッファは全領域を順次サイクリックに使用でき、複数の
内部状態データを格納できる。バッファへの格納は、例
外格納フラグにより特定の例外だけを判別して格納でき
るものとする。 また例外発生時の内部状態データとしてスタックに格納
されるサイズは例外の種類により異なるため、その例外
に応じたサイズのデータだけを格納する。 このようにして、例外の多重発生やプログラムの暴走な
どに影響されずに、バッファに格納した内部状態データ
から例外の原因解析などを容易に行えるようにし、シス
テムの保守性を向上させるものである。
【実施例】
以下第1図ないし第4図に基づいて本発明の詳細な説明
する。第1図はこの発明の全体的な処理構成図である。 lは例外の発生、6は例外処理からの復帰、2は例外ベ
クタテーブルである。ここで例外ベクタとはその例外事
象に対応する割込信号によって起動される割込処理とし
ての例外処理を開始するためのプログラムの飛先番地を
いい、例外ベクタテーブルとは図外のROM内に第3図
のように例外事象別に格納された前記例外ベクタの表を
いう。例外事象が発生するとこの例外ベクタテーブル2
内の当該の例外事象(従って割込信号)に対応する例外
ベクタが機械的に参照されて出力され、これによりこの
例外ベクタの示す飛先番地からその例外処理が開始され
る。 さて第1図に戻り、3はこのようして開始される例外処
理である。4は例外ベクタテーブル2に対応するように
予め図外のRAM内に格納されている例外格納フラグで
あり(第3図参照)、5は例外発生時におけるプロセッ
サの内部状態データを格納するためのRA M M域と
しての例外格納バッファである。そして前記例外格納フ
ラグ4は例外事象別に前記内部状態データを例外格納バ
ッファ5に格納すべきか否かを1バイトデータの下位1
ビツトで示すデータである。 一般的な例外処理の流れは第1図1→2→3→6である
。この発明では3の例外処理に入った直後に例外ベクタ
に対応する例外格納フラグ4を第2図のフローチャート
に示すように判定し、必要ならば(ステフジ111分岐
Y)、プロセッサの内部状態データを例外格納バッファ
5へ格納する(ステップ12)。格納後は例外処理(本
体部)の処理を行い(ステップ13)、例外処理から復
帰する。 例外格納フラグ4は第3図に示すように例外
ベクタテーブル2と1対1に対応したフラグテーブルの
形に予め指定できる。第2図にて内部状態データの格納
が必要と判断した場合、第4図に示す例外格納バッファ
5へ格納する。このバッファ5は格納ポインタ32とサ
イズ33を保持しており、例外の種類による内部状態デ
ータのサイズ分だけを格納する。 なおここで格納ポインタ32はこのバッファ5内に格納
された(例外事象別の)内部状態データ(この例ではデ
ータ1からデータ5までのデータ)のうち最新の格納デ
ータ(この例ではデータ5)の先頭番地を指すもの、ま
たはこの先頭番地の格納領域をいい、サイズ33はこの
バッファ5の全長またはその記憶領域をいう。従ってこ
の格納ポインタ32とバッファサイズ33を参照しなが
ら、バッファ5が一杯の状態になったら再びバッファ5
の先頭から格納を始めるようにする。 このようにして指定した例外事象発生時のプロセッサの
内部状態データを、例外処理からの復帰によるスタック
の返却やプログラムの暴走によるスタックの破壊に影響
されずに、効率良くバッファに格納でき、例外発生時の
内部状態データの解析に使用することができる。
【発明の効果】
この発明によれば、プロセッサの内部状態データをスタ
ックとは独立のバッファに格納するようにしたので、例
外処理からの復帰によるスタックの返却やプログラムの
暴走によるスタックの破壊が起こっても、その内部状態
データはバッファ内に保持されることとなる。また例外
格納フラグを参照してあらかじめ指定した例外の内部状
態データだけを格納するようにし、さらにその例外にお
ける内部状態データとして必要なサイズだけをそのサイ
ズに応じてバッファにサイクリックに格納できるように
したので、バッファを効率良く使用でき、しかも内部自
体データの解析をより容易に行える効果が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例としての全体的な処理構成図
、第2図は同じく例外処理における格納の判定部分の手
順を示すフローチャート、第3図は同じく例外ベクタテ
ーブルと例外格納フラグを対応させて示す図、第4図は
同じく例外格納バッファの構成を示す図である。 2:例外ベクタテーブル、3:例外処理、4:例外格納
フラグ、5:例外格納バッファ、32:格納ポインタ、
33:バッファサイズ。 M人4f埴土山口 巖 第 2図 第 3図

Claims (1)

  1. 【特許請求の範囲】 1)複数の例外事象にそれぞれ対応する割込信号を入力
    し、対応する例外処理を実行するマイクロプロセッサに
    おいて、 前記割込信号に応じ前記マイクロプロセッサの内部状態
    を表わすデータの格納の要否を判別し、格納要と判別し
    たときは前記のデータをバッファに格納するようにした
    ことを特徴とするマイクロプロセッサの例外処理方法。
JP63192331A 1988-08-01 1988-08-01 マイクロプロセッサの例外処理方法 Pending JPH0241532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63192331A JPH0241532A (ja) 1988-08-01 1988-08-01 マイクロプロセッサの例外処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63192331A JPH0241532A (ja) 1988-08-01 1988-08-01 マイクロプロセッサの例外処理方法

Publications (1)

Publication Number Publication Date
JPH0241532A true JPH0241532A (ja) 1990-02-09

Family

ID=16289509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63192331A Pending JPH0241532A (ja) 1988-08-01 1988-08-01 マイクロプロセッサの例外処理方法

Country Status (1)

Country Link
JP (1) JPH0241532A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04106652A (ja) * 1990-08-27 1992-04-08 Fujitsu Ltd 例外処理システム
JPH08185336A (ja) * 1994-12-28 1996-07-16 Hewlett Packard Japan Ltd マイクロプロセッサ、マイクロプロセッサ−デバッグツール間信号伝送方法及びトレース方法
JP2010035141A (ja) * 2008-06-24 2010-02-12 Casio Comput Co Ltd 電波受信装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04106652A (ja) * 1990-08-27 1992-04-08 Fujitsu Ltd 例外処理システム
JPH08185336A (ja) * 1994-12-28 1996-07-16 Hewlett Packard Japan Ltd マイクロプロセッサ、マイクロプロセッサ−デバッグツール間信号伝送方法及びトレース方法
JP2010035141A (ja) * 2008-06-24 2010-02-12 Casio Comput Co Ltd 電波受信装置
JP4557086B2 (ja) * 2008-06-24 2010-10-06 カシオ計算機株式会社 電波受信装置

Similar Documents

Publication Publication Date Title
JPS6482258A (en) Apparatus and method for restoring page missing disturbance for vector data processing computation
US5095426A (en) Data processing system for effectively handling exceptions during execution of two different types of instructions
JPH0241532A (ja) マイクロプロセッサの例外処理方法
JPH0581070A (ja) プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法
JPH04106652A (ja) 例外処理システム
JPH08286950A (ja) 情報処理装置及びトレース情報格納方法
JP2583614B2 (ja) ベクトル演算装置
JPH0477840A (ja) 障害解析情報収集方式
JPH01140239A (ja) 命令実行アドレス保存処理方式
JPS638841A (ja) 割込み受取り装置
JPH01177139A (ja) 命令置換方式
JPH0883188A (ja) マルチタスク処理を行う計算機
JPH04140851A (ja) 情報処理装置の診断方式
JPH0353348A (ja) マイクロプログラムのデバッグ方式
JPH064356A (ja) ソフトウエアの異常動作検出方式
JPS63116239A (ja) プロセサのスタツク制御方式
JPH03196220A (ja) 情報処理装置
JPH0353370A (ja) 情報処理装置の並列処理装置
JPH0378832A (ja) デ―タ処理装置
JPS6282439A (ja) 擬似障害発生方式
JPS6285348A (ja) シグナルプロセツサの自己監視回路
JPS60178543A (ja) 割込み制御方式
JPH01220042A (ja) 中央処理装置
JPH01185738A (ja) アドレストレース回路
JPH04287227A (ja) 演算処理装置