JPH01220042A - 中央処理装置 - Google Patents

中央処理装置

Info

Publication number
JPH01220042A
JPH01220042A JP63047312A JP4731288A JPH01220042A JP H01220042 A JPH01220042 A JP H01220042A JP 63047312 A JP63047312 A JP 63047312A JP 4731288 A JP4731288 A JP 4731288A JP H01220042 A JPH01220042 A JP H01220042A
Authority
JP
Japan
Prior art keywords
central processing
processing unit
stage
outside
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63047312A
Other languages
English (en)
Inventor
Takuya Fujii
藤井 卓哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63047312A priority Critical patent/JPH01220042A/ja
Publication of JPH01220042A publication Critical patent/JPH01220042A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は一連の命令をパイプライン制御により処理して
いく中央処理装置に関し、特に、解析やデバッグを容易
に行えるようにした中央処理装置に関するものである。
[従来の技術] 従来より、パイプライン制御方式による中央処理装置が
知られている。この中央処理装置は、一つの命令の処理
を複数の処理単位に分け、各処理単位を、パイプライン
を構成する各ステージで順次処理することにより、一つ
の命令の処理時間を一つの処理単位の処理時間にまで実
質的に短縮させたものである0例えば、中央処理装置を
構成するユニットとして主記憶制御部、命令解読部、命
令実行部及びアドレス計算部が備えられているとすると
、これら各ユニットは、主記憶部に格納された一連の命
令に対し、命令フェッチ、命令の解読、命令の実行及び
アドレス計算の各処理を実行するパイプライン上のステ
ージとなる。
[発明が解決しようとする課題] ところで、従来のこの種の中央処理装置では、主記憶制
御部、命令解読部、命令実行部及びアドレス計算部とい
ったパイプラインを構成する各ステージの動作を中央処
理装置の外部から把握することはできなかった。このた
め、中央処理装置の実行状態をより詳細に監視すること
ができず、内部解析及びデバッグを行う上での大きな障
害となっていた。
本発明はかかる問題点に鑑みてなされたものであって、
中央処理装置の内部状態の解析及びデバッグを容易に行
うことができる中央処理装置を提供することを目的とす
る。
[課題を解決するための手段] 本発明に係る中央処理装置は、パイプラインの各ステー
ジを構成する各ユニットが、パイプラインの各ステージ
の開始時に、当該ステージの開始を知らせる第1の信号
を外部に出力すると共に、パイプラインの各ステージの
終了時に、当該ステージの終了を知らせる第2の信号を
外部に出力するように構成されていることを特徴とする
[作用コ 本発明によれば、パイプラインの各ステージの開始時と
終了時に各ユニットから第1及び第2の信号が外部に出
力されるので、中央処理装置が現在どのステージを実行
中かを知ることができる。
このため、各ステージレベルでの動作解析が可能となり
、内部解析及びデバッグの容易化に大いに寄与すること
ができる。
[実施例コ 以下、本発明の実施例について添付の図面を参照して説
明する。
第1図は本発明の実施例に係るパイプライン制御方式に
よる中央処理装置の構成図である。
即ち、中央処理装置は、主記憶装置制御部(以下、BC
Uという)101、命令解読部(以下、IDUという)
102、命令実行部(以下、EXUという)103及び
アドレス計算部(以下、EAGという)104の4つの
ユニットを備えて構成されている。BCUIOIは主記
憶装置(以下、MSという)105から命令をフェッチ
し、その命令のうち、オペコードをIDU102に、ま
た、オペランドをEAG104に出力する。IDUI0
2はフェッチされた命令のオペコードを解読する。EX
U103はIDU102で解読された命令を実行する。
EAG104は、EXU103での実行結果や内部に保
持されたオペランド、更にはプログラムカウンタ(図示
せず)の内容等からEXU 103の実行結果を格納す
るアドレスを計算する。
以上の各ユニットの機能から明らかなように、コレラ各
ユニットハ、BCUIOI →IDUIO2→EXU1
03→EAG104の順に処理が進められ、これら各ユ
ニットがパイプラインの各ステージを構成する。
また、これら4つのユニットからは、各ステージの開始
と終了とを知らせる信号が中央処理装置の外部に取出せ
るようになっている。即ち、BCUlolからは、その
実行の開始を外部に通知する信号線(以下、BCUSと
いう)106と、実行の終了を外部に通知する信号線(
以下、BCUEという)107とが外部に引き出され、
IDU102からはその実行の開始を外部に通知する信
号線(以下、IDUSという)108と、実行の終了を
外部に通知する信号線(以下、IDUEという)109
とが外部に引き出され、EXUIO3からは、その実行
の開始を外部に通知する信号線(以下、EXUSと略す
)110と、実行の終了を外部に通知する信号線(以下
、EXUEと略す)111とが外部に引き出され、EA
G104からは、その実行の開始を外部に通知する信号
線(以下、EAGSという)112と、実行の終了を外
部に通知する信号線(以下、EAGEという)113と
が中央処理装置から外部に引き出されている。
第2図に各ステージの実行状態と各ステージの実行の開
始を通知する信号線と各ステージの実行の終了を通知す
る信号線の状態をタイミングチャート図として示す。第
2図において、BCUIOlが命令工のフェッチを終了
したら次の命令■のフェッチが開始され、これと同時に
IDU102での命令Iの解読処理が行われる。IDU
102が命令■の解読を終了したら、既にフェッチされ
ている命令■の解読が実行される。これと同時にEXU
103による命令Iの実行がなされる。このように、中
央処理装置では命令Iと命令■がバイブライン制御によ
って処理されている。
そして、この装置によれば各ステージの実行の開始を通
知する信号線BCUS、IDUS、EXUS、EAGS
と各ステージの実行の終了を通知する信号線BCUE、
IDUE、EXUE、EAGEとを介して、各ステージ
の開始と終了とを知らせる信号が外部に出力されている
ので、中央処理装置の内部の各ステージの実行状態を外
部から知ることができる。このため、各ステージの処理
が正常に行われているかどうかといったステージレベル
での解析が可能になる。
第3図は本発明の他の実施例に係るパイプライン制御方
式による中央処理装置の構成図である。
この実施例では、各ステージの実行開始を通知する信号
線と各ステージの実行の終了を通知する信号線以外に、
BCU301の実行が停止していることを外部に通知す
る信号線(以下、BCU Iという)307、IDU3
02の実行が停止していることを外部に通知する信号線
(以下、IDUIという)310、BXU303の実行
が停止していることを外部に通知する信号線(以下、E
XUIという)313、F、AG304の実行が停止し
ていることを外部に通知する信号線(以下、EAGIと
いう)316が各ステージから中央処理装置の外部に出
力されている。
この実施例における各ステージの実行状態と信号線の状
態とを第4図に示す、この実施例では実行中のステージ
が停止していることを示す信号が外部に出力されている
のでどのステージが停止しているかが分かり、より詳し
く中央処理装置の内部の各ステージの実行状態を知るこ
とができる。
[発明の効果] 以上述べたように、本発明によれば中央処理装置の外部
に各ステージの開始と終了とを知らせる信号が出力され
るので、中央処理装置の各ステージの実行状態が外部か
ら監視でき、中央処理装置に対してのデバッグが容易に
できるという効果を奏する。
【図面の簡単な説明】
第1図は本発明の第1の実施例に係るパイプライン制御
方式による中央処理装置の構成を示すブロック図、第2
図は同実施例の動作を示すタイミングチャート図、第3
図は本発明の第2の実施例に係るパイプライン制御方式
による中央処理装置の構成を示すブロック図、第4図は
同実施例の動作を示すタイミングチャート図である。 101.301;主記憶制御部(BCU)、102.3
02.命令解読部(IDU)、103゜303;命令実
行部(EXU)、104.304;アドレス計算部(B
AG)、105,305 ;主記憶装置(MS)

Claims (1)

    【特許請求の範囲】
  1. (1)一つの命令を段階的に処理していく複数のユニッ
    トを備え、これら各ユニットがパイプラインの各ステー
    ジを構成するパイプライン制御による中央処理装置にお
    いて、前記各ユニットは、パイプラインの各ステージの
    開始時に、当該ステージが開始したことを知らせる第1
    の信号を外部に出力すると共に、パイプラインの各ステ
    ージの終了時に、当該ステージが終了したことを知らせ
    る第2の信号を外部に出力するものであることを特徴と
    する中央処理装置。
JP63047312A 1988-02-29 1988-02-29 中央処理装置 Pending JPH01220042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63047312A JPH01220042A (ja) 1988-02-29 1988-02-29 中央処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63047312A JPH01220042A (ja) 1988-02-29 1988-02-29 中央処理装置

Publications (1)

Publication Number Publication Date
JPH01220042A true JPH01220042A (ja) 1989-09-01

Family

ID=12771775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63047312A Pending JPH01220042A (ja) 1988-02-29 1988-02-29 中央処理装置

Country Status (1)

Country Link
JP (1) JPH01220042A (ja)

Similar Documents

Publication Publication Date Title
EP0355069A2 (en) Variable delay branch system
US20110093683A1 (en) Program flow control
JPH04223532A (ja) 改良されたプロセッサ
US5095426A (en) Data processing system for effectively handling exceptions during execution of two different types of instructions
JPH0314025A (ja) 命令実行制御方式
JPH01220042A (ja) 中央処理装置
JP2531791B2 (ja) フエッチアクセス時の異常処理方法
JPH0147818B2 (ja)
JP2799646B2 (ja) パイプライン制御の計算機の診断方式
JPH0241532A (ja) マイクロプロセッサの例外処理方法
JP2825315B2 (ja) 情報処理装置
JPH03154929A (ja) 中央処理装置
JPS60178524A (ja) 1チツプマイクロコンピユ−タ
JPH0279122A (ja) 浮動小数点演算機構
JPH0954698A (ja) データ処理装置及びその割り込み処理方法
JPH04123229A (ja) パイプライン制御装置
JPH10289125A (ja) マイクロプロセッサのプログラムデバッグ装置
JPS62293435A (ja) デ−タプロセツサ
JPH05250215A (ja) デバッグサポート機能内蔵データ処理装置
JPH0353348A (ja) マイクロプログラムのデバッグ方式
JPS6346542A (ja) 情報処理装置
JPH03164945A (ja) データ処理装置
JPS6349846A (ja) 演算処理装置
JPS604492B2 (ja) 計算機
JPS61214030A (ja) 演算処理装置