JPH0314025A - 命令実行制御方式 - Google Patents

命令実行制御方式

Info

Publication number
JPH0314025A
JPH0314025A JP1148269A JP14826989A JPH0314025A JP H0314025 A JPH0314025 A JP H0314025A JP 1148269 A JP1148269 A JP 1148269A JP 14826989 A JP14826989 A JP 14826989A JP H0314025 A JPH0314025 A JP H0314025A
Authority
JP
Japan
Prior art keywords
instruction
instructions
program
information
executed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1148269A
Other languages
English (en)
Inventor
Kazuhisa Inoue
和久 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1148269A priority Critical patent/JPH0314025A/ja
Priority to DE69031992T priority patent/DE69031992T2/de
Priority to CA002018756A priority patent/CA2018756C/en
Priority to EP90111095A priority patent/EP0402856B1/en
Priority to AU57102/90A priority patent/AU625134B2/en
Publication of JPH0314025A publication Critical patent/JPH0314025A/ja
Priority to US08/229,136 priority patent/US5404466A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30094—Condition code generation, e.g. Carry, Zero flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、パイプライン方式による命令実行制御部を有
する情報処理装置における。命令間を逐次化して実行さ
せるよう制御する方式に関する。
［従来の技術］ 命令実行制御の基本形態である。命令読出し一解読一実
行一次の命令読出し、の順に、処理が行われるのが、逐
次制御であり、パイプライン方式の命令実行制御は、将
来必要と思われる命令あるいは最近実行した命令を命令
バッファに蓄えておくことにより、命令の先取りを行い
、先取りした命令を部分解読し、一部の処理は現命令の
実行と並行して進めて、数個の命令を同時に先回り並行
処理している。従来、この種のパイプライン方式の命令
実行制御部に対して、命令間を逐次化して実行させる方
式は、サービスプロセッサからの指示により制御させる
方式となっていた。
［発明が解決しようとする課題］ 従って、パイプライン方式の命令実行制御を行う情報処
理装置において、プログラムを実行し。
その実行中にプログラム例外が発生した時、上述の情報
処理装置では、パイプライン方式により複数個の命令が
同時に並列に実行されているため。
該プログラム例外がどの命令において発生しているかを
指定することが困難である。また、命令間を逐次化して
実行する場合でも、上述した従来の方式では、サービス
プロセッサを介して、命令実行制御部に対して、命令間
を逐次化して実行するよう指示する方式となっているの
で、情報処理装置全体として、命令間を逐次化して実行
することとなる。従って、複数のプログラムを情報処理
装置で処理している時に、ある特定のプログラム上の所
望の範囲でのみ命令間を逐次化して実行させることが行
えないという欠点がある。
本発明の課題は、上記欠点を除去し、プログラム例外の
発生した命令を容易に特定でき、ある特定のプログラム
上の所望の範囲でのみ命令間を逐次化して実行すること
が容易に行なえる命令実行制御方式を提供することにあ
る。
［課題を解決するための手段］ 本発明によれば、パイプライン方式による命令実行制御
部を有する情報処理装置における。命令間を逐次化して
実行させる命令実行制御方式において、プログラムの実
行状態を示す制御情報を有するプログラム状態語中に、
命令間を逐次化して実行するか否かを示す指示情報を含
ませた状態で。
前記プログラム状態語を保持するプログラム状態語保持
部と、前記指示情報の内容により、前記命令実行制御部
に対して、命令間を逐次化して実行するか否かを指示す
る命令実行逐次化指示部とを有することを特徴とする命
令実行制御方式が得られる。
［実施例コ 次に１本発明について図面を参照して説明する。
第１図は本発明の一実施例による命令実行制御方式を示
す図である。第１図において、命令実行制御部１は、パ
イプライン方式で命令の実行を行う。この時、命令語は
命令キャッシュ６を介して主記憶５から取り出されて命
令実行制御部１にて実行さる。プログラム状態語保持部
２は１例えば。
Ｅ　ＰＵ（ｅｘｅｃｕｔｆｏｎ　ｐｒｏｃｅｓｓｌｍｇ
　ｕｎｉｔ）に含まれ。
プログラムの実行状態を示す制御情報をプログラム状態
語として保持しており、その−中に、命令間を逐次化し
て実行するか否かを示す指示情報３が設定されている。
命令実行逐次化指示部４は、指示情報３の内容により、
命令実行制御部１に対して命令間を逐次化して実行する
ように指示する。
第２図は、プログラムの流れとプログラム状態語中の命
令実行逐次化モードの内容の関係を示す図である。第２
図のプログラムの流れのＡとＢの間において、命令間を
逐次化して実行する場合。
本発明では、ＡとＢの間の命令を実行中の時のプログラ
ム状態語２の指示情報３を“１”に設定しておけばよい
。
指示情報３をセットするには、以下に説明する第１及び
第２の方法がある。まず、前記第１の方法について、第
２図及び第３図を参照して説明する。
第２図のＡとＢの間で命令間を逐次化して実行する場合
、第３図で示すプログラム上のＡの位置に逐次化モード
セット命令を、Ｂの位置に逐次化モードリセット命令を
入れておく。
このプログラムを実行すれば、第３図のＡの位置でプロ
グラム状態語２中の命令実行逐次化モードがセットされ
、以後命令間は逐次化されて実行される。
さらに、第３図のＢの位置まで実行が進むと。
プログラム状態語２中の命令実行逐次化モードはリセッ
トされ、以後命令間はバイ°ブライン化されて実行され
る。
次に、命令実行逐次化モード３をセットするための第２
の方法について、第２図及び第４図を参照して説明する
。
第２図のＡとＢの間で命令間を逐次化して実行する場合
、第４図で示すプログラム上のＡとＢの位置にあらかじ
め、命令実行逐次化指示行を入れておく。
このプログラムをコンパイラがコンパイルする時、命令
実行逐次化指示行を検出すると、第４図に示すようにプ
ログラム上のＡとＢの位置に命令間を逐次化して実行す
るモードを切り換える割込みルーチンＡと割込みルーチ
ンＢを呼び出すようコンパイルされる。
割込みルーチンＡは、呼び出したプロセスが割込みルー
チンＡを呼び出した時点で退避したプログラム状態語２
中の命令実行逐次化モード３を命令間を逐次化して実行
するモードに書き換え、呼び出したプロセスに制御を戻
す時１割込みルーチンＡを呼び出した時に、退避したプ
ロセスの制御情報をプログラム状態語２中に回復させる
。
逆に５割込みルーチンＢは、呼び出したプロセスが割込
みルーチンＢを呼び出した時点で退避したプログラム状
態語２中の命令実行逐次化モード３を命令間を逐次化し
ないで実行するモードに書き換え、呼び出したプロセス
に制御情報を戻す時割込みルーチンＢを呼び出した時に
、退避したプロセスの制御情報をプログラム状態語２中
に回復させる。
よって、第４図のようにコンパイルされたプログラムを
実行すると、第４図のＡとＢの間において命令間は逐次
化されて実行される。
［発明の効果コ 以上説明したように１本発明は、パイプライン方式の命
令実行制御を行う情報処理装置において。
プログラムを実行し、その実行中にプログラム例外が発
生した時、前記情報処理装置では、パイプライン方式に
より複数個の命令が同時に並列に実行されているため、
該プログラム例外がどの命令において発生しているかを
特定する必要がある場合や、命令間を逐次化して実行す
る必要がある場合に、プログラム状態語中に、命令間を
逐次化して実行するか否かを示す指示情報を設定するこ
とにより、サービスプロセッサを介する従来の方式とは
ちがって、情報処理装置全体で命令間を逐次化して実行
する必要がなくなり、上記プログラム例外の発生した命
令を特定するのが容易に行え。
また９複数のプログラムを前記情報処理装置で処理して
いる時でも、ある特定のプログラム上の所望の範囲での
み命令間を逐次して実行することが容易に行えるという
効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例による命令実行制御方式を示
すブロック図、第２図は、第１図の命令実行制御方式に
おける。プログラムの流れとプログラム状態語中の指示
情報の内容の関係を示す図。 第３図は、第２図のプログラム上に、逐次化モードセッ
ト命令及び逐次化リセット命令を入れる位置を説明する
ための図、第４図は、第２図のプログラム上に、命令実
行逐次化指示行を入れる位置を説明するための図である
。 １は命令実行制御部、２はプログラム状態語保持部。 ３は指示情報。 ４は命令実行逐次化指示部 ５は主記憶。 ６は命令キャッシュ。 第２図 プログラムの流れ 第 図 第３ 図 プログラム

Claims (1)

  1. 【特許請求の範囲】 １、パイプライン方式による命令実行制御部を有する情
    報処理装置における、命令間を逐次化して実行させる命
    令実行制御方式において、プログラムの実行状態を示す
    制御情報を有するプログラム状態語中に、命令間を逐次
    化して実行するか否かを示す指示情報を含ませた状態で
    、前記プログラム状態語を保持するプログラム状態語保
    持部と、前記指示情報の内容により、前記命令実行制御
    部に対して、命令間を逐次化して実行するか否かを指示
    する命令実行逐次化指示部とを有することを特徴とする
    命令実行制御方式。 ２、前記プログラム状態語中の前記指示情報として、命
    令間を逐次化して実行することを示す命令実行逐次化モ
    ード情報をセットする逐次化モードセット命令及び該命
    令実行逐次化モード情報をリセットする逐次化モードリ
    セット命令を用意し、命令間を逐次化して実行する必要
    がある該命令間の前後に、前記逐次化モードセット命令
    及び前記逐次化モードリセット命令を挿入することによ
    り、前記プログラム状態語保持部に、前記指示情報をセ
    ットすることを特徴とする請求項１に記載の命令実行制
    御方式。 ３、命令間を逐次化して実行するモードを切り換えるル
    ーチンが呼び出された時、該呼び出されたルーチンは、
    呼び出したプロセスが、該ルーチンを呼び出した時点で
    退避したプログラム状態語中の前記指示情報を、命令間
    を逐次化して実行するモード情報に書き換えた後、呼び
    出したプロセスに制御を戻すことにより、前記指示情報
    が命令間を逐次化して実行するモードにセットされ、命
    令間を逐次化しないで実行するモードを切り換えるルー
    チンが呼び出された時、該呼び出されたルーチンは呼び
    出したプロセッサが該ルーチンを呼び出した時点で退避
    したプログラム状態語中の前記指示情報を、命令間を逐
    次化しないで実行するモード情報に書き換えた後、呼び
    出したプロセスに制御を戻すことにより、前記指示情報
    が命令間を逐次化しないで実行するモードにリセットさ
    れることを特徴とする請求項１に記載の命令実行制御方
    式。
JP1148269A 1989-06-13 1989-06-13 命令実行制御方式 Pending JPH0314025A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1148269A JPH0314025A (ja) 1989-06-13 1989-06-13 命令実行制御方式
DE69031992T DE69031992T2 (de) 1989-06-13 1990-06-12 Steuerungssystem für die Ausführung von Befehlen
CA002018756A CA2018756C (en) 1989-06-13 1990-06-12 Instruction execution control system
EP90111095A EP0402856B1 (en) 1989-06-13 1990-06-12 Instruction execution control system
AU57102/90A AU625134B2 (en) 1989-06-13 1990-06-13 Instruction execution control system
US08/229,136 US5404466A (en) 1989-06-13 1994-04-18 Apparatus and method to set and reset a pipeline instruction execution control unit for sequential execution of an instruction interval

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1148269A JPH0314025A (ja) 1989-06-13 1989-06-13 命令実行制御方式

Publications (1)

Publication Number Publication Date
JPH0314025A true JPH0314025A (ja) 1991-01-22

Family

ID=15448993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1148269A Pending JPH0314025A (ja) 1989-06-13 1989-06-13 命令実行制御方式

Country Status (6)

Country Link
US (1) US5404466A (ja)
EP (1) EP0402856B1 (ja)
JP (1) JPH0314025A (ja)
AU (1) AU625134B2 (ja)
CA (1) CA2018756C (ja)
DE (1) DE69031992T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175871A (en) * 1991-08-08 1992-12-29 Ericsson/Ge Mobile Communication Holding Inc. Power amplifier for a cellular telephone
JPH05233288A (ja) * 1992-02-19 1993-09-10 Nec Corp 情報処理装置
JPH06242952A (ja) * 1993-01-08 1994-09-02 Internatl Business Mach Corp <Ibm> スーパースカラ・プロセッサにおける命令処理の選択的逐次化の方法およびシステム

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5961629A (en) * 1991-07-08 1999-10-05 Seiko Epson Corporation High performance, superscalar-based computer system with out-of-order instruction execution
KR100299691B1 (ko) * 1991-07-08 2001-11-22 구사마 사부로 확장가능알아이에스씨마이크로프로세서구조
EP0547240B1 (en) * 1991-07-08 2000-01-12 Seiko Epson Corporation Risc microprocessor architecture implementing fast trap and exception state
US5539911A (en) 1991-07-08 1996-07-23 Seiko Epson Corporation High-performance, superscalar-based computer system with out-of-order instruction execution
US5438668A (en) 1992-03-31 1995-08-01 Seiko Epson Corporation System and method for extraction, alignment and decoding of CISC instructions into a nano-instruction bucket for execution by a RISC computer
US6735685B1 (en) 1992-09-29 2004-05-11 Seiko Epson Corporation System and method for handling load and/or store operations in a superscalar microprocessor
WO1994008287A1 (en) 1992-09-29 1994-04-14 Seiko Epson Corporation System and method for handling load and/or store operations in a superscalar microprocessor
US5537538A (en) * 1993-12-15 1996-07-16 Silicon Graphics, Inc. Debug mode for a superscalar RISC processor
EP0679990B1 (en) * 1994-04-28 2000-03-01 Hewlett-Packard Company A computer apparatus having a means to force sequential instruction execution
GB2293670A (en) * 1994-08-31 1996-04-03 Hewlett Packard Co Instruction cache
US6209083B1 (en) * 1996-02-28 2001-03-27 Via-Cyrix, Inc. Processor having selectable exception handling modes
US5802360A (en) * 1996-05-01 1998-09-01 Lucent Technologies Inc. Digital microprocessor device having dnamically selectable instruction execution intervals
US6112298A (en) * 1996-12-20 2000-08-29 Texas Instruments Incorporated Method for managing an instruction execution pipeline during debugging of a data processing system
US6081885A (en) * 1996-12-20 2000-06-27 Texas Instruments Incorporated Method and apparatus for halting a processor and providing state visibility on a pipeline phase basis
US6128727A (en) * 1998-08-21 2000-10-03 Advanced Micro Devices, Inc. Self modifying code to test all possible addressing modes
US6934937B1 (en) * 2000-03-30 2005-08-23 Broadcom Corporation Multi-channel, multi-service debug on a pipelined CPU architecture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124747A (ja) * 1983-12-09 1985-07-03 Nippon Telegr & Teleph Corp <Ntt> 計算機のデバグ制御方式
JPH01114944A (ja) * 1987-10-28 1989-05-08 Mitsubishi Electric Corp パイプライン方式プロセツサ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4212060A (en) * 1975-04-30 1980-07-08 Siemens Aktiengesellschaft Method and apparatus for controlling the sequence of instructions in stored-program computers
JPS5317240A (en) * 1976-07-31 1978-02-17 Toshiba Corp Controller
JPS5466048A (en) * 1977-11-07 1979-05-28 Hitachi Ltd Information processor
US4161026A (en) * 1977-11-22 1979-07-10 Honeywell Information Systems Inc. Hardware controlled transfers to microprogram control apparatus and return via microinstruction restart codes
JPS6043535B2 (ja) * 1979-12-29 1985-09-28 富士通株式会社 情報処理装置
US4539635A (en) * 1980-02-11 1985-09-03 At&T Bell Laboratories Pipelined digital processor arranged for conditional operation
JPS56129950A (en) * 1980-03-07 1981-10-12 Hitachi Ltd Information processor
US4594655A (en) * 1983-03-14 1986-06-10 International Business Machines Corporation (k)-Instructions-at-a-time pipelined processor for parallel execution of inherently sequential instructions
US4947316A (en) * 1983-12-29 1990-08-07 International Business Machines Corporation Internal bus architecture employing a simplified rapidly executable instruction set
USRE34052E (en) * 1984-05-31 1992-09-01 International Business Machines Corporation Data processing system with CPU register to register data transfers overlapped with data transfer to and from main storage
US4630195A (en) * 1984-05-31 1986-12-16 International Business Machines Corporation Data processing system with CPU register to register data transfers overlapped with data transfer to and from main storage
JPH0766329B2 (ja) * 1985-06-14 1995-07-19 株式会社日立製作所 情報処理装置
JPH0622035B2 (ja) * 1985-11-13 1994-03-23 株式会社日立製作所 ベクトル処理装置
JP2610821B2 (ja) * 1986-01-08 1997-05-14 株式会社日立製作所 マルチプロセツサシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124747A (ja) * 1983-12-09 1985-07-03 Nippon Telegr & Teleph Corp <Ntt> 計算機のデバグ制御方式
JPH01114944A (ja) * 1987-10-28 1989-05-08 Mitsubishi Electric Corp パイプライン方式プロセツサ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175871A (en) * 1991-08-08 1992-12-29 Ericsson/Ge Mobile Communication Holding Inc. Power amplifier for a cellular telephone
JPH05233288A (ja) * 1992-02-19 1993-09-10 Nec Corp 情報処理装置
JPH06242952A (ja) * 1993-01-08 1994-09-02 Internatl Business Mach Corp <Ibm> スーパースカラ・プロセッサにおける命令処理の選択的逐次化の方法およびシステム

Also Published As

Publication number Publication date
US5404466A (en) 1995-04-04
AU5710290A (en) 1990-12-20
EP0402856A3 (en) 1992-10-14
EP0402856B1 (en) 1998-01-28
DE69031992T2 (de) 1998-05-14
CA2018756A1 (en) 1990-12-13
EP0402856A2 (en) 1990-12-19
CA2018756C (en) 1994-04-19
DE69031992D1 (de) 1998-03-05
AU625134B2 (en) 1992-07-02

Similar Documents

Publication Publication Date Title
JPH0314025A (ja) 命令実行制御方式
EP0365188B1 (en) Central processor condition code method and apparatus
EP0423906A2 (en) Method of and apparatus for nullifying an instruction
EP0241946A2 (en) Information processing system
US4803620A (en) Multi-processor system responsive to pause and pause clearing instructions for instruction execution control
EP0180725A2 (en) Instruction prefetch operation for branch instructions
KR910017256A (ko) 프로그램 가능한 제어기
US5095426A (en) Data processing system for effectively handling exceptions during execution of two different types of instructions
US5146570A (en) System executing branch-with-execute instruction resulting in next successive instruction being execute while specified target instruction is prefetched for following execution
KR100329780B1 (ko) 인터럽트 응답 시간을 줄인 인터럽트 처리 장치
EP0211487A1 (en) Conditional operations in computers
JPS5829051A (ja) 演算処理装置
JPS58155406A (ja) フロ−チヤ−ト式プログラマブル・コントロ−ラ
JPH03127171A (ja) ベクトル処理装置
JP2853458B2 (ja) 命令列切り替え方法及びそれを用いた演算プロセッサ
JP2694774B2 (ja) プログラム分岐方式
JPS62282331A (ja) 演算処理装置
JPS63163543A (ja) 情報処理装置
JPS6258339A (ja) 命令先取り制御装置
JPS63298634A (ja) 情報処理装置
JPS6238946A (ja) 演算処理装置
JPS60247742A (ja) パイプライン演算制御装置
JPS6330938A (ja) マイクロプログラム制御装置
JPH04317130A (ja) 分岐命令処理装置
JPS63182751A (ja) 命令フエツチ回路