JPS58155406A

JPS58155406A - フロ−チヤ−ト式プログラマブル・コントロ−ラ

Info

Publication number: JPS58155406A
Application number: JP3765082A
Authority: JP
Inventors: Hisashi Shiyounaka; 庄中　永; Hiroshi Tatebayashi; 館林　浩
Original assignee: Tateisi Electronics Co; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1982-03-10
Filing date: 1982-03-10
Publication date: 1983-09-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、互いに独立な複数系列のシークンスプログ
ラムを、並列時分割的に実行できるようにしたフローチ
ャート方式のプログラマブル・コントローラ（以下、こ
れをＰＣという）に関する。

周知の如く、フローチャート方式ＰＣの使用方法は、ま
ず被制御対象の動作の流れをタイムチャートで表し、次
いでこれを第１図に示す如くフローチャート化し、更に
これを専用の言語でプログラムするもので、これによれ
ば機械の動きさえ理解できれば、電気的知識が余りなく
ともＰＣのプログラムが可能となるという利点がある。

ところで、この種フローチャート式ＰＣのプログラムは
、被制御対象の動作の流れを示すタイムチャートを基礎
として作成されているため、今仮にある被制御対象に対
応するプログラムを作成した結果、出力端子に余裕があ
ったとしても残りの出力端子を他の別のシーケンス動作
を行なう被制御対象系に適用することは極めて困難が伴
う。

そこで、この種のＰＣにおいて互いに独立した複数系列
の被制御対象を同時に制御させるためには、各被制御対
象毎に作成されたプログラムを１台のＣＰＬＪによって
時分割的に実行することが考えられる。

ところが、この種のＰＣにおいては第１図においてステ
ップ（１）、＜２）、（６）に示すように、瞬時実行が
完了して次のステップへ進む命令（以下、これを処理命
令という）の他に、ステップ（３）、（７）に示す如く
、一定の条件が整わない限り次のステップへ進まない命
令（以下、これを条件相持命令という）がある他、ステ
ップ（５）に示す如く、一定の条件が整った場合に次の
ステップ以外の別のステップヘジャンプする命令（以下
、これを条件付ジャンプ命令という）、あるいはステッ
プ（８）に示す如く無条件で所定のステップヘジャンプ
する命令（以下、これを無条何ジャンプ命令という）が
存在する。

このため、スキャニングタイプのＰＣのように、ある被
制御対象をに対応するユーザプログラムを、１ステツプ
ずつ最後のステップまで実行し、次いで次の被制御対象
の制御プログラムへ移行するという手法を採用した場合
、一連のステップの中に条件付き特命令が存在すれば条
件が成立するまでの待時間の間、他の系列のプログラム
への移行が不可能となり、また、条件付きジャンプ命令
のジャンプ先が手前のステップへ戻るような場合、ある
いは、無条件ジャンプ命令が存在した場合、これによる
閉ループによって最終ステップまで実行する闇に同様な
待時間が生じてしまい、他の系列のプログラムの実行が
不可能となる。

この発明は上記の問題を解決するためになされたもので
、その目的とするところ番よ、互いに独立な複数系列の
シーケンスプログラムを略同時に制御することが可能な
フローチャート式ＰＣを提供することにある。

この発明は上記の目的を達成するために、ある系列の制
御プログラムを最終ステップまで実行完了した後、他の
系列の制御プログラムへ移行するという手法を採用せず
に、各系列の制御プログラムを１ステツプずつ交互に並
列次分割的に実行することを特徴とするものである。

以下に、この発明の好適な一実施例を添付図面に従って
詳細に説明する。

第２図はこの発明に係わるＰＣのシステム構成を示すブ
ロック図である。

同図において、処理部１はマイクロコンピュータで構成
されており、主としてユーザ命令を実行する都合である
。

記憶装置２は、第３図に示す如く各系列のユーザプログ
ラムに対応した複数の記憶エリア（この例では２つのエ
リア２ａ　、　２ｂ　）を有し、各１リア２ａ、２ｂに
は一連のアドレスＡ１〜Ａ８，８１〜Ｂ８が付されてい
る。

アドレスレジスタ３内には記憶装置２内のエリア数（こ
の例では２個）に対応するレジスタが設けられており、
各レジスタはカウンタ４の出力で択一的に指定されるこ
ととなる。

なお、第３図の各エリア２ａ、−２ｂに記載されたプロ
グラムは、大圏の言語で示されているが、これは所定の
機械語に変換されて記憶されている５− ことは勿論である。

次に、第４図は第３図の各エリア２ａ、２ｂに記載され
たプログラムをそれぞれ示すフローチャートである。同
図において、第４図（ａ　）に示されたステップ（１０
１ａ）〜ステップ（１０７ａ）はＡ系列のプログラムを
示し、第４図（ｂ）に示されたステップ（１０１ｂ　）
〜（１０７ｂ）はそれぞれＢ系列のプログラムを示す。

次に、第５図は本発明に係わるＰＣのシステムプログラ
ムを示づフローチャートである。このフローチャートを
構成する各ステップの内容を列挙すると次のようになる
。

ステップ（２０１）：第２図に示すレジスタカウンタ４
の内容を初期設定する。ここで、この実施例では初期設
定によってカウンタ４の内容は「０」となる。

ステップ（２０２）；第３図および第４図に示す各系列
のユーザプログラムの先頭アドレスＡＩ。

Ｂ１を、それぞれアドレスレジスタ３内の該当するレジ
スタ内に格納する。

６− ステップ（２０３）：レジスタカウンタ４の内容によっ
て指定されるアドレスレジスタ３内の特定のレジスタか
らその内容を読出す。

なお、この実施例では、レジスタカウンタ４の内容がｒ
ＯＪの場合、アドレスレジスタ３内においてはＡ系列の
アドレスレジスタが指定され、これに対してレジスタカ
ウンタ４の内容が「１」の場合、Ｂ系列のアドレスレジ
スタが指定される。

ステップ（２０４）；ステップ（２０３）で読出された
アドレスによって、記憶装置２内のユーザプログラムを
アクセスし、該当する命令を読出す。

ステップ（２０５）；記憶装ｗ２から読出された命令が
出力命令であった場合、該当する出力処理を行なう。

ステップ（２０６）ニステップ（２０４）で読出された
命令が、条件相持命令であるか否かを判定し、その判定
結果に応じてステップ（２０７）またはステップ（２０
９＞へ進む。

ステップ（２０７）：条件付き特命令であった場合、持
条件が成立しているか否かを判定し、その判定結果に応
じてステップ（２０８）またはステップ（２１３＞の何
れかへ進む。

ステップ（２０９）；ステップ（２０４＞で続出された
命令が、無条件ジャンプ命令であるか否かを判定し、そ
の判定結果に応じてステップ（２１０）又はステップ（
２１２）の何れかへ進む。

ステップ（２１０）；ステップ（２０４＞で続出された
命令が、条件付ジャンプ命令であるか否かを判定し、そ
の判定結果に応じてステップ（２１１）またはステップ
（２１３）の何れかへ進む。

ステップ（２１２）；無条件ジャンプ命令である場合、
そのジャンプ先のアドレスを該当する系列のアドレスレ
ジスタに格納する。

ステップ（２１３）；アドレスレジスタに、次のアドレ
スをセットする。

ステップ（２１４）：レジスタカウンタの内容を１つ歩
道させる。　　。

次に、第３図、第４図に示すユーザプログラムに対応し
て、本発明に係わるＰＣの動作を第５図のフローチャー
トを参照しつつ系統的に説明する。

まず、第５図において、システムプログラムがスタート
すると、ステップ（２０１）〜（２０４）が順次実行さ
れ、次いで後述する所定の各ステップ（２０６）〜（２
１４）が順次実行された後、ステップ（２０３）、（２
０４）が繰り返し実行されることとなって、Ａ系列また
はＢ系列の各命令が順次交互に読出される。

ここで、読出された命令が、第４図において、ステップ
（１０１ａ　）、（１０１ｂ　）、（１０４ａ　）、（
１０４ｂ　）、（１０５ａ　）、（１０５ｂ　）のよう
に、前述の処理命令の場合、第５図のシステムプログラ
ムにおいて、ステップ（２０５）→（２０６）→（２０
９）→（２１０）→（２１３）→（２１４）→と順次実
行が行なわれる。

この結果、各出力ａｌ、ｂ１のオン、オフ動作が行なわ
れる。

これに対して、読出された命令が第４図においニステッ
プ（１０２ａ　）、（１０２ｂ　）、（１０６ａ　）、
（１０６ｂ　）で示す条件相持命令であれ９− ば、その持条件が成立している場合、ステップ（２０６
）　　→　（２０７）　　→　（２０８）　　→　（２
１４）と順次実行が行なわれ、他方持条件が成立してい
ない場合は、ステップ（２０６）→（２０７）→（２１
３）→（２１４）と進む。

この結果、条件相持命令において、持条件が成立してい
る場合には、各該当するアドレスレジスタの内容は現ア
ドレスに保持されるのに対し、持条件が成立していない
場合には、次のステップのアドレスがセットされる。

更に、読出された命令が第４図においてステップ（１０
３ａ　）、（１０３ｂ　）に示すごとき条件付ジャンプ
命令である場合、第５図のシステムプログラムにおいて
は、ジャンプ条件が成立している場合、ステップ（２０
６）→（２０９）→（２１０）→（２１１）→（２１２
）→（２１４）と進むのに対し、ジャンプ条件が成立し
ていない場合、ステップ（２０６）→（２０９）→（２
１０）→（２１１）→（２１３）→（２１４）と進む。

この結果、ジャンプ条件が成立している場合に１０− は、該当するアドレスレジスタにジャンプ先のアドレス
がセットされるの対し、ジャンプ条件が成立していない
場合には次のステップのアドレスがセットされる。

更に、読出された命令が第４図においてステップ（１０
７ａ　）、（１０７ｂ　）に示すごとき無条件ジャンプ
命令である場合、第５図のシステムプログラムにおいて
は、ステップ（２０６）→（２０９）→（２１２＞→（
２１４＞と実行が行なわれる。

この結果、該当するアドレスレジスタにはジャンプ先の
アドレスがセットされる。

このようにして、読出された命令が処理命令。

条件付特命令９条件付ジャンプ命令および無条件ジャン
プ命令の何れであるかによって、対応する命令実行が行
なわれる。

そして、これらの命令実行に続いて、必ずステップ（２
１４）が実行されるため、何れの命令が実行された場合
においても、その度にレジスタカウンタの内容は「０」
と「１」とに交互に切り替従って、Ａ８２つの系列のユ
ーザプログラムは、１ステツプ毎に交互に並列時分割的
に処理されることとなり、両系列の略同一時間帯に複数
の処理命令が連続的に存在するような場合に、時分割処
理に起因する時間遅れを最小に留めることができる。

また、各ユーザプログラムに対応して専用の記憶エリア
を設けたため、互いに独立した複数のシーケンスプログ
ラムを作成するような場合、各シーケンスプログラムに
対応するタイムチャートをそのまま専用の古語で別々に
プログラムすることができ、両者を同一のタイムチャー
トで表し、これをプログラムする場合に比べ、プログラ
ムが明瞭で極めて分り易くなり、この種ＰＣの特徴であ
るプログラミングの容易性をそのまま維持することがで
きる。

なお、レジスタカウンタの数は２以上でも良いことは勿
論であり、この場合レジスタカウンタの最大計数値はそ
れに応じて増加すればよい。

以上の実施例の説明でも明らかなように、この発明に係
わるＰＣによれば、互いに独立した複数のシーケンスプ
ログラムを略同時に処理することができるとともに、各
シーケンスプログラムの作成に際してこれを別々のタイ
ムチャートに従って行なうことができ、この種ＰＣの機
能性を一層向上させることができる。

【図面の簡単な説明】

第１図は従来のフローチャート式ＰＣのプログラムを示
すフローチャート、第２図は本発明に係わるＰＣのシス
テム構成を示すブロック図、第３図は本発明に係わるＰ
Ｃのユーザプログラムメモリの内容を示すメモリマツプ
、第４図は本発明に係わるＰＣのユーザプログラム例を
示すフローチャート、第５図は本発明に係わるＰＣのシ
ステムプログラムを示すフローチャートである。１・・・・・・・・・・・・・・・処理部２・・・・・
・・・・・・・・・・記憶装置３・・・・・・・・・・
・・・・・アドレスレジスタ４・・・・・・・・・・・
・・・・カウンタ１３− ２ａ、２ｂ・・・記憶エリア特許出願人立石電機株式会社１４− 第４（Ｑ）（ｂ）

Claims

【特許請求の範囲】

（１）複数種の制御プログラムに対応して、複数の記憶
エリアを有するユーザプログラムメモリと；−前記ユー
ザプログラムメモリの各記憶エリアに対応して設けられ
た複数のアドレスレジスタと；前記複数のアドレスレジ
スタの１つを指定するためのレジスタカウンタと；前記レジスタカウンタで指定されたアドレスレジスタの
内容に基づいて、前記ユーザプログラムメモリをアクセ
スして各命令を実行する命令実行手段と；前記命令実行手段において各命令が実行される度に、前
記レジスタカウンタの内容を順次歩道させるカウンタ歩
道−一手段とを具備することを特徴とするフローチャー
ト式プログラマブル・コントローラ。