JPS60178524A - １チツプマイクロコンピユ−タ - Google Patents
１チツプマイクロコンピユ−タInfo
- Publication number
- JPS60178524A JPS60178524A JP59033452A JP3345284A JPS60178524A JP S60178524 A JPS60178524 A JP S60178524A JP 59033452 A JP59033452 A JP 59033452A JP 3345284 A JP3345284 A JP 3345284A JP S60178524 A JPS60178524 A JP S60178524A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- signal
- circuit
- chip microcomputer
- resetting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、１チツプマイクロコンビーータに関し、とく
に命令によってマイクロコンピュータ内部をリセットす
る機能を備えた１チツプマイクロコンピユータに関する
。
に命令によってマイクロコンピュータ内部をリセットす
る機能を備えた１チツプマイクロコンピユータに関する
。
１チツプマイクロコンピユータにおいて、従来プログラ
ムが暴走した場合尋で１チツプマイクロコンピユータの
内部ハードウェアを初期化するのに１ウオツチドツグタ
イマのキャリーによりハードウェアで自動的にリセット
したり、暴走を検出し°Ｃ割込後命令により各柚モード
レジスタ類の初期化を行うなどの方法が知られ°Ｃいる
が、前者のように、ウォッチドッグタイマのキャリーに
よりハードウェアで自動的にリセットしてしまうと、暴
走検出時に特定端子に信号を出力し°Ｃ暴走したことを
外部に知らせるなどの処理を行うことが困難である。一
方、後者のように割込先でそ−ドレジスタ類を命令によ
り初期化する場合には、リセット信号によれば自動的に
クリアできるレジスタやフラグ類（例えば、割込要求フ
ラグなど）をも命令でクリアしなければならなかった。
ムが暴走した場合尋で１チツプマイクロコンピユータの
内部ハードウェアを初期化するのに１ウオツチドツグタ
イマのキャリーによりハードウェアで自動的にリセット
したり、暴走を検出し°Ｃ割込後命令により各柚モード
レジスタ類の初期化を行うなどの方法が知られ°Ｃいる
が、前者のように、ウォッチドッグタイマのキャリーに
よりハードウェアで自動的にリセットしてしまうと、暴
走検出時に特定端子に信号を出力し°Ｃ暴走したことを
外部に知らせるなどの処理を行うことが困難である。一
方、後者のように割込先でそ−ドレジスタ類を命令によ
り初期化する場合には、リセット信号によれば自動的に
クリアできるレジスタやフラグ類（例えば、割込要求フ
ラグなど）をも命令でクリアしなければならなかった。
従って、リセット時間が長いという欠点がある。
本発明の目的は、外部からのリセットとともにプログラ
ムの暴走を検出後特定命令により内部でリセットを行な
う手段を備えたｌチップマイクロコンビーータを提供す
ることにある。
ムの暴走を検出後特定命令により内部でリセットを行な
う手段を備えたｌチップマイクロコンビーータを提供す
ることにある。
本発明は、第１のリセット信号が入力されるリセット入
力端子と、異常状態検出時に特定アドレスに分岐する手
段と、前記特定アドレスへ分岐後に特定命令の実−行に
より第２のリセット信号を発生するリセット信号発生手
段と、前記第１又は第２のリセット信号により前記ｌチ
ップマイクロコンビーータのリセット信号を発生する論
理和手段を備えたことを特徴とし、外部信号によりｌチ
ップマイクロコンピュータをリセットするのに加え、プ
ログラムの暴走を検出した場合に命令によってもリセッ
トすることができるようにしたものである。従って、単
にハードウェアにより自動的にリセットするのとは異な
り、暴走検出時にこれを外部へ知らせる処理を行ってか
らリセッ・トをかけることができるようになる。
力端子と、異常状態検出時に特定アドレスに分岐する手
段と、前記特定アドレスへ分岐後に特定命令の実−行に
より第２のリセット信号を発生するリセット信号発生手
段と、前記第１又は第２のリセット信号により前記ｌチ
ップマイクロコンビーータのリセット信号を発生する論
理和手段を備えたことを特徴とし、外部信号によりｌチ
ップマイクロコンピュータをリセットするのに加え、プ
ログラムの暴走を検出した場合に命令によってもリセッ
トすることができるようにしたものである。従って、単
にハードウェアにより自動的にリセットするのとは異な
り、暴走検出時にこれを外部へ知らせる処理を行ってか
らリセッ・トをかけることができるようになる。
本発明の実施例につい°Ｃ図面を参照して説明する。第
１図において、１は１チツプマイクロコンピユータのリ
セット端子、２は特定命令（リセット命令）実行時のみ
所定時間アクティブ信号を発生ずるパルス発生回路％３
はリセット端子の入力信号と前記パルス発生回路出力を
入力とする論理和回路である。本実施例では所定時間の
アクティブ信号（論理値１１″）によりマイクロコンピ
ュータ内部のハードウェアがリセットされる場合を説明
する。
１図において、１は１チツプマイクロコンピユータのリ
セット端子、２は特定命令（リセット命令）実行時のみ
所定時間アクティブ信号を発生ずるパルス発生回路％３
はリセット端子の入力信号と前記パルス発生回路出力を
入力とする論理和回路である。本実施例では所定時間の
アクティブ信号（論理値１１″）によりマイクロコンピ
ュータ内部のハードウェアがリセットされる場合を説明
する。
マイクロコンピータ内部ハードウェアがリセットされる
第１の場合は、リセット端子に外部より所定時間論理値
１１１のパルスを入力した場合で、入力されたパルスが
論理和回路３を介して内部リセット信号となり、内部ハ
ードウェアがリセットされる。
第１の場合は、リセット端子に外部より所定時間論理値
１１１のパルスを入力した場合で、入力されたパルスが
論理和回路３を介して内部リセット信号となり、内部ハ
ードウェアがリセットされる。
マイクロコンピュータ内部ハードウェアがリセットされ
る第２の場合は、以下の場合である。すなわち、ウォッ
チドッグタイマ等によりプログラムの暴走を検出して特
定アドレスへ分岐後、異常状態をボートへの信号出力環
により外部へ知らせる処理を行っ°〔から特定命令を実
行したときに発生するリセット命令信号がパルス発生回
路２に入力されると、前記パルス発生回路２は内部ハー
ドウェアをリセットするのに十分なパルス幅のパルスを
発生し、このパルスは論理和回路３を介して内部リセッ
ト信号となる。
る第２の場合は、以下の場合である。すなわち、ウォッ
チドッグタイマ等によりプログラムの暴走を検出して特
定アドレスへ分岐後、異常状態をボートへの信号出力環
により外部へ知らせる処理を行っ°〔から特定命令を実
行したときに発生するリセット命令信号がパルス発生回
路２に入力されると、前記パルス発生回路２は内部ハー
ドウェアをリセットするのに十分なパルス幅のパルスを
発生し、このパルスは論理和回路３を介して内部リセッ
ト信号となる。
前記第１及び第２の場合以外、すなわちリセット端子入
力信号がインアクティブ（本実施例は論理値＠０°）で
かつリセットのための特定命令が実行されずにパルス発
生回路２の出力信号もインアクティブ（論理値１０１）
の場合には論理和回路３の出力もインアクティブである
ためリセット信号は発生しない。
力信号がインアクティブ（本実施例は論理値＠０°）で
かつリセットのための特定命令が実行されずにパルス発
生回路２の出力信号もインアクティブ（論理値１０１）
の場合には論理和回路３の出力もインアクティブである
ためリセット信号は発生しない。
尚、前記実施例ではアクティブハイのリセット信号とし
て説明したが、アクティブロウの信号によりリセットさ
れる場合も同様の方法で実現できる。
て説明したが、アクティブロウの信号によりリセットさ
れる場合も同様の方法で実現できる。
以上説明したように、本発明では１チツプマイクロコン
ピユータにおいてリセット端子へのリセット信号入力の
場合に加え、特定命令の実行によっても内部ハードウェ
アをリセットすることができるため、ウォッチドッグタ
イマ等でプログラムの暴走を検出して特定アドレスへ分
岐後命令により内部ハードウェアをリセットでき、暴走
した場合に出力ボートから暴走検出信号を外部へ出力す
るなどの処理を行ってからリセットするのに非常に有効
である。
ピユータにおいてリセット端子へのリセット信号入力の
場合に加え、特定命令の実行によっても内部ハードウェ
アをリセットすることができるため、ウォッチドッグタ
イマ等でプログラムの暴走を検出して特定アドレスへ分
岐後命令により内部ハードウェアをリセットでき、暴走
した場合に出力ボートから暴走検出信号を外部へ出力す
るなどの処理を行ってからリセットするのに非常に有効
である。
第１図は本発明の一実施例を示す要部回路図である。
ｌ・・・・・・リセット端子、２・・・・・・パルス発
生回路、３・・・・・・論理和回路。 （１フツし・イを廖号 りｔ７［イ盲号
生回路、３・・・・・・論理和回路。 （１フツし・イを廖号 りｔ７［イ盲号
Claims (1)
- 第１のリセット信号が入力されるリセット入力端子と、
異常状態検出時に特定アドレスに分岐する手段と、前記
分岐に応答して特定命令を実行して第２のリセット信号
を発生するリセット信号発生手段とを有し、前記第１の
リセット信号および前記第２のリセット信号を用いて初
期状態を設定するようにしたことを特徴とする１チツプ
マイクロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033452A JPS60178524A (ja) | 1984-02-24 | 1984-02-24 | １チツプマイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033452A JPS60178524A (ja) | 1984-02-24 | 1984-02-24 | １チツプマイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60178524A true JPS60178524A (ja) | 1985-09-12 |
Family
ID=12386922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59033452A Pending JPS60178524A (ja) | 1984-02-24 | 1984-02-24 | １チツプマイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178524A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296243A (ja) * | 1986-06-17 | 1987-12-23 | Matsushita Electric Ind Co Ltd | マイクロコンピユ−タ |
| JPH03154115A (ja) * | 1989-11-10 | 1991-07-02 | Seiko Instr Inc | 半導体集積回路 |
-
1984
- 1984-02-24 JP JP59033452A patent/JPS60178524A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296243A (ja) * | 1986-06-17 | 1987-12-23 | Matsushita Electric Ind Co Ltd | マイクロコンピユ−タ |
| JPH03154115A (ja) * | 1989-11-10 | 1991-07-02 | Seiko Instr Inc | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717851A (en) | Breakpoint detection circuit in a data processor and method therefor | |
| JP2655615B2 (ja) | 情報処理装置 | |
| JPH0728670A (ja) | 情報処理装置 | |
| EP0497485A2 (en) | Computer for implementing two-operand instructions | |
| JPS60178524A (ja) | １チツプマイクロコンピユ−タ | |
| JPH0312742A (ja) | 中央演算処理装置 | |
| JPH0267979A (ja) | 半導体回路 | |
| JP2557629B2 (ja) | 割込方式 | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JPH01136251A (ja) | 自己診断方式 | |
| JPS5876922A (ja) | マイクロコンピユ−タの複数同時スタ−ト方式 | |
| JPH0378832A (ja) | デ―タ処理装置 | |
| JPH01137339A (ja) | マイクロプロセッサ | |
| JPH05181696A (ja) | マイクロコンピュータシステム | |
| JPS62241041A (ja) | 情報処理装置 | |
| JPS61187044A (ja) | 情報処理装置 | |
| JPS62296236A (ja) | マイクロプロセツサの割り込み処理装置 | |
| JPH056279A (ja) | プロセツサ制御装置 | |
| JPH052472A (ja) | 演算装置 | |
| JPH01116753A (ja) | １チップマイコンの周辺装置とのアクセス方法 | |
| JPH05108384A (ja) | マイクロプロセツサ | |
| JPH0343812A (ja) | Ｌｓｉ内部フリップフロップ初期値設定方式 | |
| JPH01102653A (ja) | マイクロ・プログラム制御方式 | |
| JPH05250215A (ja) | デバッグサポート機能内蔵データ処理装置 | |
| JPH03154929A (ja) | 中央処理装置 |