JPS603045A - プログラムアドレス誤動作検出装置 - Google Patents
プログラムアドレス誤動作検出装置Info
- Publication number
- JPS603045A JPS603045A JP58110335A JP11033583A JPS603045A JP S603045 A JPS603045 A JP S603045A JP 58110335 A JP58110335 A JP 58110335A JP 11033583 A JP11033583 A JP 11033583A JP S603045 A JPS603045 A JP S603045A
- Authority
- JP
- Japan
- Prior art keywords
- index
- module
- program
- unique
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、マイクロコンピータのプロクラムアドレス誤
動作検出装置に関する。
動作検出装置に関する。
マイクロコンピュータを使用した機器８１１ｊ御装置の
種類、用途が広まりこれらをｉ［ｔｌＪ御するプログラ
ムが暴走した時の対処の仕方が問題になっている。
種類、用途が広まりこれらをｉ［ｔｌＪ御するプログラ
ムが暴走した時の対処の仕方が問題になっている。
プログラムが暴走する原因としては主として、ハードウ
ェアに起因するものと、ソフトウェアに起因するものが
ある。ハードウェアに起因するものとして、マイクロコ
ンピュータの使用環境が厳しく、制御線やデータバス上
のデータが）７．」囲の雑音の影＃を受けて変化するも
の、マた、ソフトウェアに起因するものとして、ソフト
ウェアの質が低（１ｌｊｌＪ御・畏随に入力するあらゆ
る制御信゛号のすべての状態ヲ網罹していないため、制
御用の入力信号のある特殊な組み合わせで％無限ループ
におちいるもの等１．像々な原因が考えられる。
ェアに起因するものと、ソフトウェアに起因するものが
ある。ハードウェアに起因するものとして、マイクロコ
ンピュータの使用環境が厳しく、制御線やデータバス上
のデータが）７．」囲の雑音の影＃を受けて変化するも
の、マた、ソフトウェアに起因するものとして、ソフト
ウェアの質が低（１ｌｊｌＪ御・畏随に入力するあらゆ
る制御信゛号のすべての状態ヲ網罹していないため、制
御用の入力信号のある特殊な組み合わせで％無限ループ
におちいるもの等１．像々な原因が考えられる。
しかし、マイクロコンピュータ自身は、プログラムを順
次読み出して実行するものであって、プログラムが暴走
したかどうかの判断はそれ自身はできない。このため、
従来は暴走検出用のタイマと、暴走を検出し易いプログ
ラム構造會採シ入れて対処している。
次読み出して実行するものであって、プログラムが暴走
したかどうかの判断はそれ自身はできない。このため、
従来は暴走検出用のタイマと、暴走を検出し易いプログ
ラム構造會採シ入れて対処している。
第１図に従来のシログラムアドレス誤動作検出装置の一
例を用いたシステムのブロック図、第２図にその動作を
説明するためのタイミングチャートを示す。
例を用いたシステムのブロック図、第２図にその動作を
説明するためのタイミングチャートを示す。
第１図において、メモリ１１は、 ｆｆ１Ｊ御システム
全体を制御するプログラムが格納される。ＣＰＵする。
全体を制御するプログラムが格納される。ＣＰＵする。
タイマ１４は、制御システムの基準クロック１５′ｆＩ
：計数する。タイマ１４からの桁あふれ信号線１６がＣ
ＰＵＩ ２に入力する。また、タイマ初期化命令の実行
によりｅＰ［Ｊｔ２から初期化信号１７がタイマ１４へ
出力され、タイマ１４０カウント値を０に仄して書び基
準クロ、ツク１５の開数を開始させる。
：計数する。タイマ１４からの桁あふれ信号線１６がＣ
ＰＵＩ ２に入力する。また、タイマ初期化命令の実行
によりｅＰ［Ｊｔ２から初期化信号１７がタイマ１４へ
出力され、タイマ１４０カウント値を０に仄して書び基
準クロ、ツク１５の開数を開始させる。
次に、第１図と第２図を参照して動作全説明する。
本従来例のプログラム構成は、タイマ］４が０からカウ
ントを始めて桁めふれヲノーこすｌ’ＯＶの期間よりも
短かい周期で、タイマ１４０カウント値をＯＫ戻してゼ
３び基準クロ、ツク１５を計数させる初期化命令全繰返
えす。
ントを始めて桁めふれヲノーこすｌ’ＯＶの期間よりも
短かい周期で、タイマ１４０カウント値をＯＫ戻してゼ
３び基準クロ、ツク１５を計数させる初期化命令全繰返
えす。
第２図において、ｔ２４までの期間、プログラムは王宮
に実行されているためｓ ’２１ ＊ ｔ２２ ｅ ｔ
２ａの各タイミングでタイマ初期化命令が実行され、初
期化信号１７がタイマ１４に入力し、タイマ１４のカウ
ント値は、その都度０に戻りそこからカウントア、ブを
始める・ バス１３にｔ、４ のタイミングで雑音が誘起され、プ
ログラムが暴走を始め無限ループに陥いると、本来次の
ｔｓｓのタイミングで、タイマ初期化命令が実行される
はずが実行されず、タイマ１４は、そのまま基準クロッ
ク１５のカウントアップヲ続ける。ｔ２Ｇのタイミング
で、タイマ１４から桁あふれ１５号１６が、ＣＰＵ１２
に入力し、この時点でＣＰＵ１２は、プログラムの暴走
を認知し、割込み等の特殊処理へ移り、プログラム自体
を初期状態に戻す。
に実行されているためｓ ’２１ ＊ ｔ２２ ｅ ｔ
２ａの各タイミングでタイマ初期化命令が実行され、初
期化信号１７がタイマ１４に入力し、タイマ１４のカウ
ント値は、その都度０に戻りそこからカウントア、ブを
始める・ バス１３にｔ、４ のタイミングで雑音が誘起され、プ
ログラムが暴走を始め無限ループに陥いると、本来次の
ｔｓｓのタイミングで、タイマ初期化命令が実行される
はずが実行されず、タイマ１４は、そのまま基準クロッ
ク１５のカウントアップヲ続ける。ｔ２Ｇのタイミング
で、タイマ１４から桁あふれ１５号１６が、ＣＰＵ１２
に入力し、この時点でＣＰＵ１２は、プログラムの暴走
を認知し、割込み等の特殊処理へ移り、プログラム自体
を初期状態に戻す。
しかし、この従来のｔ＋Ｖｔでは、プログラムが無限ル
ープｌｃ陥った事しか検出できず、もし、無限ループ内
にタイマ初期化命令が含オれていると。
ープｌｃ陥った事しか検出できず、もし、無限ループ内
にタイマ初期化命令が含オれていると。
タイマの桁、らふれが発生しないため、ＣＰＵ１ｉプロ
グラムの暴走ｔ−ｔｔｇ知できないという大きな欠点が
ある。
グラムの暴走ｔ−ｔｔｇ知できないという大きな欠点が
ある。
また、ち；くの基本処理’ｔｊｆ＞る順序に従って実行
する拳により全体の制御１１を行なう場合、ｋ番目貰で
の基本処理が完了し、つぎのに＋１番目の基本処理中に
プログラムが暴走を起しＣＰＵがそれ全検出しても、プ
ログラムをどの基本処理まで戻して再び実行させたらよ
いかの判断がつかないためプログラム全体を初期状態に
戻す以外に方法がないという大き彦欠点がある。特に、
ブロクラムの暴走が検出され、プログラム全体が初期化
される事により、暴走する前に完了していた基本処理が
肖び実行される事があり、プロセス制ｆ１１１１の様な
処理の順序がＨ’ｌ要な制御対象である制御装置には応
用できない。
する拳により全体の制御１１を行なう場合、ｋ番目貰で
の基本処理が完了し、つぎのに＋１番目の基本処理中に
プログラムが暴走を起しＣＰＵがそれ全検出しても、プ
ログラムをどの基本処理まで戻して再び実行させたらよ
いかの判断がつかないためプログラム全体を初期状態に
戻す以外に方法がないという大き彦欠点がある。特に、
ブロクラムの暴走が検出され、プログラム全体が初期化
される事により、暴走する前に完了していた基本処理が
肖び実行される事があり、プロセス制ｆ１１１１の様な
処理の順序がＨ’ｌ要な制御対象である制御装置には応
用できない。
本発明の目的は、以上述べた従来技術の欠点全除去し、
プログラムの暴走を検出したら、暴走が発生する以前の
咳隔まで戻ってプログラムを再び実行する事が−（きる
ところのプログラムアドレス誤動作検出装置を提供する
事にある。
プログラムの暴走を検出したら、暴走が発生する以前の
咳隔まで戻ってプログラムを再び実行する事が−（きる
ところのプログラムアドレス誤動作検出装置を提供する
事にある。
不発明のプログラムアドレス誤差検出Ｌｉ１社は、プロ
グラム全分割可能なモジュールに分割し、該モジュール
毎に実行順に対応した固有の指標と、指標情報としての
前記固有指標全６ｄ令内部に持つ指標確認命令の実行で
該指標確認命令内に持つ第１の固有拍標を保持する第１
の指標保持手段と、前記指標確認命令の実行に同期して
第２の固有指標全発生する指標発生回路と、前記第２の
固有指標全保持する第２の指標保持手段と、前記指標確
認命令の実−ｆｆで前記第１の指標保持手段内の実際に
果行きれたモジュールの前記第１の固有指標と１ｆｉｉ
Ｊ記第２の固有指標保持手段１・′１のプログラム構成
上不来実’Ｎさるべき前記モジュールの前記第２の固有
指標を比較し前記第１と小２の固有指標が一致しない場
合は不一致信号を送出する比較器と。
グラム全分割可能なモジュールに分割し、該モジュール
毎に実行順に対応した固有の指標と、指標情報としての
前記固有指標全６ｄ令内部に持つ指標確認命令の実行で
該指標確認命令内に持つ第１の固有拍標を保持する第１
の指標保持手段と、前記指標確認命令の実行に同期して
第２の固有指標全発生する指標発生回路と、前記第２の
固有指標全保持する第２の指標保持手段と、前記指標確
認命令の実−ｆｆで前記第１の指標保持手段内の実際に
果行きれたモジュールの前記第１の固有指標と１ｆｉｉ
Ｊ記第２の固有指標保持手段１・′１のプログラム構成
上不来実’Ｎさるべき前記モジュールの前記第２の固有
指標を比較し前記第１と小２の固有指標が一致しない場
合は不一致信号を送出する比較器と。
基ｊｖ！クロックを計数し前記指標確認命令の実行に同
期して桁あふれ４Ｍ号葡送出し初期化信号により計数１
直が初期化される計？（り回路ｋ ｉｌｉ、’Ｔえるこ
とから構成される。
期して桁あふれ４Ｍ号葡送出し初期化信号により計数１
直が初期化される計？（り回路ｋ ｉｌｉ、’Ｔえるこ
とから構成される。
以下、本発明の実施例を図面全参照して詳細に説明する
３゜ 第３図に本発明に用いるプログラム構成を、第４図に本
発明の一実施例のブロック図を、第５図及び第６図に不
実Ｊｊｔｌｔ （Ｄ動作全説明するためのタイ）７・。
３゜ 第３図に本発明に用いるプログラム構成を、第４図に本
発明の一実施例のブロック図を、第５図及び第６図に不
実Ｊｊｔｌｔ （Ｄ動作全説明するためのタイ）７・。
ｒγヤードをそれぞれ示す。
本発明に用いるプログラム構成は、第：３１：：＜ｌに
示す様に１プログラムを１つの大公な処理単位であるモ
ジュールに分割し、各モジーールの実行順に１．２．３
・ ｌと１ｔｊ号を伺け、この番号を各モジュールの固
有指標とする。そして、谷モジュールの最後で、゛後述
する指標４（ｉ ｆｆｆＪ命令を実行し、１つのモジュ
ールにおける処理が完了した事を４１１、認する。また
、モジュール間で条件分岐がある場合には、分岐先の最
初のモジュールの先頭で後述する指標設定命令を夾イテ
し、指標確認命令実イゴの前準備を行なう。
示す様に１プログラムを１つの大公な処理単位であるモ
ジュールに分割し、各モジーールの実行順に１．２．３
・ ｌと１ｔｊ号を伺け、この番号を各モジュールの固
有指標とする。そして、谷モジュールの最後で、゛後述
する指標４（ｉ ｆｆｆＪ命令を実行し、１つのモジュ
ールにおける処理が完了した事を４１１、認する。また
、モジュール間で条件分岐がある場合には、分岐先の最
初のモジュールの先頭で後述する指標設定命令を夾イテ
し、指標確認命令実イゴの前準備を行なう。
第４図のブロック図において、本発明の一夷力１１例は
、プログラムを分割可能なモジュールに分割し、該モジ
ュール間に実行順（忙対応した１Ｆ！１有の指標と、指
標情報としての前記固有指標全命令１勺部に持つ指標イ
Ｉ（＋ｉ認命令の実行で該指標確認命令内に持つ第１の
固有指標を保持する第１の指標レジスタ４２と、前記指
標確認命令の実行に回期して２■２の固有指標＋ｇ生ず
るインクリメンタ４４と、前記第２の固有指標を保持す
る第２の指標レジスタ４３と、前記指標確認命令の実行
で第１の指標株Ｊ４レジスタ４２同の実際に実行された
モジュールの前記第１の固有指標と第２の１廟指標レジ
スタ４３内のプログラム前成上木来尖行さるべき・前記
モジュールの前記第２の固有指標を比較し前記第１と第
２の固有指ｆｌｒ＋が一致しない場合は不一致信号４
（ｉ ｆ ＣＰＵ／１１へ送出する比較器４５と、基準
クロック４８を計数し前記指標確認命令の実行に１ｉＩ
Ｊ期し”０桁あふれ信号４９ｉＣＰＵ４１へ送出しＣＰ
Ｕ４１からの初期化信号５０により計数値が初期化され
るタイマ４７を備えることから構成されている。
、プログラムを分割可能なモジュールに分割し、該モジ
ュール間に実行順（忙対応した１Ｆ！１有の指標と、指
標情報としての前記固有指標全命令１勺部に持つ指標イ
Ｉ（＋ｉ認命令の実行で該指標確認命令内に持つ第１の
固有指標を保持する第１の指標レジスタ４２と、前記指
標確認命令の実行に回期して２■２の固有指標＋ｇ生ず
るインクリメンタ４４と、前記第２の固有指標を保持す
る第２の指標レジスタ４３と、前記指標確認命令の実行
で第１の指標株Ｊ４レジスタ４２同の実際に実行された
モジュールの前記第１の固有指標と第２の１廟指標レジ
スタ４３内のプログラム前成上木来尖行さるべき・前記
モジュールの前記第２の固有指標を比較し前記第１と第
２の固有指ｆｌｒ＋が一致しない場合は不一致信号４
（ｉ ｆ ＣＰＵ／１１へ送出する比較器４５と、基準
クロック４８を計数し前記指標確認命令の実行に１ｉＩ
Ｊ期し”０桁あふれ信号４９ｉＣＰＵ４１へ送出しＣＰ
Ｕ４１からの初期化信号５０により計数値が初期化され
るタイマ４７を備えることから構成されている。
確認命令は、その命令が置かれるモジュールの固有指’
ｌｊＷを命令目体に持ち、指標確認命令の実行により、
命令内の固有指標データが第１の指標レジき スタ４２へｉ気まれる。第２の指標レジスタ４３内の指
標データは、指標確認命令の実行に同期して、インクリ
メンタ４４で１だけ加算され、改めて、第２の指標レジ
スフ４３内に格納される。甘だ、第２の指標し、ジスタ
４３への指標の書込みは指標設定命令で行なわれる。指
標設定命令も、指標確認命令と同じように命令内ＩＡ＼
に１ｉｊｉＪ有指標全持ち、指標設定命令の実行により
命令内の固有指標データが、第２の指標レジスタ４３に
書き込まれ不実施例においても、タイマ４７がＯからカ
ウントを始めて桁あぶれを起こすＴ。Ｖの期間よりも短
かい周期で指標確認命令を実行する。第１１−石目のモ
ジュールの最後で指標＠ｉｉ認命令が実行される直前で
は、第１の指標レジスタ４２１”Ｅには、１つ前のモジ
ュールの固有指標ｎ−］が、また％第２の指標レジスタ
４３内には、実行が完了するべきモジュールの指標ｎが
格納されている。
ｌｊＷを命令目体に持ち、指標確認命令の実行により、
命令内の固有指標データが第１の指標レジき スタ４２へｉ気まれる。第２の指標レジスタ４３内の指
標データは、指標確認命令の実行に同期して、インクリ
メンタ４４で１だけ加算され、改めて、第２の指標レジ
スフ４３内に格納される。甘だ、第２の指標し、ジスタ
４３への指標の書込みは指標設定命令で行なわれる。指
標設定命令も、指標確認命令と同じように命令内ＩＡ＼
に１ｉｊｉＪ有指標全持ち、指標設定命令の実行により
命令内の固有指標データが、第２の指標レジスタ４３に
書き込まれ不実施例においても、タイマ４７がＯからカ
ウントを始めて桁あぶれを起こすＴ。Ｖの期間よりも短
かい周期で指標確認命令を実行する。第１１−石目のモ
ジュールの最後で指標＠ｉｉ認命令が実行される直前で
は、第１の指標レジスタ４２１”Ｅには、１つ前のモジ
ュールの固有指標ｎ−］が、また％第２の指標レジスタ
４３内には、実行が完了するべきモジュールの指標ｎが
格納されている。
指標確認命令の実行で、第１の指標レジスタ４２内に処
理が完了した第ｎ番目の固有指標ｎが格納され、第２の
指標レジスタ４３０内谷と比較器４５で比較される。正
常にプログラムが実行されているので、両者は一致し、
比較器４５からは、不−故１ａ号４６は出力ひれない。
理が完了した第ｎ番目の固有指標ｎが格納され、第２の
指標レジスタ４３０内谷と比較器４５で比較される。正
常にプログラムが実行されているので、両者は一致し、
比較器４５からは、不−故１ａ号４６は出力ひれない。
同時に、第２の指標レジスタ４３のビ］容はインクリメ
ンタ４４で１だけ加算され、ｆｌ＋１が第２の指標レジ
スタ４３にイ質納され、つき′に実イ了されるべき［’
ｎ ＋ １番目のモジュールの固有指標１１ ＋ ｌ
’を保持する。また、タイマ４７も、ＯＶＣ戻され、再
Ｏ−基準クロック４８のカウントを始める。
ンタ４４で１だけ加算され、ｆｌ＋１が第２の指標レジ
スタ４３にイ質納され、つき′に実イ了されるべき［’
ｎ ＋ １番目のモジュールの固有指標１１ ＋ ｌ
’を保持する。また、タイマ４７も、ＯＶＣ戻され、再
Ｏ−基準クロック４８のカウントを始める。
第５図において、＋５４ までの１１１間はプログラム
が正常に流れているため、谷モジュールの最後のｔ５ｔ
、 ＋５２ Ｉ ＋５３ の各タイミングで指標確認
命令が実行され、以上に述べ／ζｊｉ１１作が行なわれ
る。
が正常に流れているため、谷モジュールの最後のｔ５ｔ
、 ＋５２ Ｉ ＋５３ の各タイミングで指標確認
命令が実行され、以上に述べ／ζｊｉ１１作が行なわれ
る。
１５４ のタイミングでプロクラムが暴走を始めるト、
ソのモジュール１）］で無１′Ｉμループに陥いる場合
か、−または、全り１用件のない別のモジュールへ分岐
する場合が発生する。モジュール内で無限ループに陥い
った場合には、本来ｔｓｓ のタイミングで、指標確認
命令が実行されるはずが実行されず、タイマ４７ば％
＋５６ のタイミングで桁あふれ信号４９を発生して、
プログラムの実行状態の異状をＣＰＵ４１に通知する。
ソのモジュール１）］で無１′Ｉμループに陥いる場合
か、−または、全り１用件のない別のモジュールへ分岐
する場合が発生する。モジュール内で無限ループに陥い
った場合には、本来ｔｓｓ のタイミングで、指標確認
命令が実行されるはずが実行されず、タイマ４７ば％
＋５６ のタイミングで桁あふれ信号４９を発生して、
プログラムの実行状態の異状をＣＰＵ４１に通知する。
また、プログラムがまったく別のモジュールへ分岐した
場合には、７二（’６１ン（におけるｔ５５′ のタイ
ミングで、暴走先モジーールの〕使イ茨で指標確認命令
が実行され、ψ；２の指標レジスタ４３内に１３↑と持
された木来夷行が完了すべ＠−＋＝ジー−ルの指標と。
場合には、７二（’６１ン（におけるｔ５５′ のタイ
ミングで、暴走先モジーールの〕使イ茨で指標確認命令
が実行され、ψ；２の指標レジスタ４３内に１３↑と持
された木来夷行が完了すべ＠−＋＝ジー−ルの指標と。
ｇｌの指標レジスタ４２内の暴走光モジュールの指標が
比較器４５で比軟される。この両者は一致せず、不一致
信号４６がＣＰＵ４１に出力され、プログラムの暴走が
通知される。
比較器４５で比軟される。この両者は一致せず、不一致
信号４６がＣＰＵ４１に出力され、プログラムの暴走が
通知される。
以上どちらの場合１／ｌ−いても、 ＣＬ’Ｕ４１ ｆ
は、プログラムアドレスの誤！−υ作を検出後、暴走ｌ
７１（、理に移る。そして、第２の指標レジスタ４３内
に保持された、本来完了されていなければならないモジ
ュールの指標を読み出し、その指ＩＩに基づいてＣＦＩ
Ｊ４１は、プログラムをこのモジュールの先頭に戻して
、実行を始める。＼ なお、モジュール間に分岐があり、モジュールの実行に
伴なって、その固有指標に飛がある場合には、モジュー
ルの最初で指標設定命令を実行し。
は、プログラムアドレスの誤！−υ作を検出後、暴走ｌ
７１（、理に移る。そして、第２の指標レジスタ４３内
に保持された、本来完了されていなければならないモジ
ュールの指標を読み出し、その指ＩＩに基づいてＣＦＩ
Ｊ４１は、プログラムをこのモジュールの先頭に戻して
、実行を始める。＼ なお、モジュール間に分岐があり、モジュールの実行に
伴なって、その固有指標に飛がある場合には、モジュー
ルの最初で指標設定命令を実行し。
第２の］旨帆ルジスタ４３にあらかじめ実行するべき固
有指標ケ格納しておき、以降、各モジュールの最後で実
行される指標確認命令に備える。
有指標ケ格納しておき、以降、各モジュールの最後で実
行される指標確認命令に備える。
以上、詳イ１１１に説明したとお＋２、不発明のプログ
ラムアドレス誤動作検出装置μは、前述の構成をとるこ
とによ−リ、第なる無限ループはかりてなくプログラム
の異状な分岐もシリ２出で凱１だ、無限ルーズ内に指標
確認命令が含まれでいても、モジュール毎に設定されて
いる指標の状ノ漂からプログラムの誤動作の検出が可能
であり、！（ｔに、ハードウェア的に、本来完了しＣい
るべさモジュールの指標全席に保持しているみめ、プロ
クラムの暴走全検出した際、どこから再処理を開始した
らよいがを得易に判断できる。
ラムアドレス誤動作検出装置μは、前述の構成をとるこ
とによ−リ、第なる無限ループはかりてなくプログラム
の異状な分岐もシリ２出で凱１だ、無限ルーズ内に指標
確認命令が含まれでいても、モジュール毎に設定されて
いる指標の状ノ漂からプログラムの誤動作の検出が可能
であり、！（ｔに、ハードウェア的に、本来完了しＣい
るべさモジュールの指標全席に保持しているみめ、プロ
クラムの暴走全検出した際、どこから再処理を開始した
らよいがを得易に判断できる。
しηって、従来の暴走監視／ｊＪタイマを用いた装置に
比較して、格段に暴走検出能力が市く、がっ。
比較して、格段に暴走検出能力が市く、がっ。
実用的なプログラムアドレス誤動作検出装置の１是供が
可能で、プロセス制＃１機器ｆｌｒｌＪ ｔｌ等、使用
環境が厳しく、処理のｊｊｉ序が厳密に定められる制御
装置への応用における実用効果は）厘１１（′に大きい
。
可能で、プロセス制＃１機器ｆｌｒｌＪ ｔｌ等、使用
環境が厳しく、処理のｊｊｉ序が厳密に定められる制御
装置への応用における実用効果は）厘１１（′に大きい
。
第１図は従来のプログラムアドレス誤動作検出装置の一
例金用１．ｑたシステムのプロ、り図、第２図は第１図
の従来例の動作を説明するためりタイミングチャート、
第３１７１は；ｆ：発明のプログラムアドレス誤動作検
出装ｆ直に用いづれるプログラムイ１１成図、第４ ＋
＝＋は不発明の一実Ｊｆ１４例全＋１Ｊいたシステムの
ブロック図、第５図及び第６図はそれぞれ第４図の一実
施例の動作を説明するためのタイミングチャートである
。 １１・ ・メモリ１２．４１ にＰＵ、＋ ３−パス、
］４．，４．７・・・・・タイマ、］５，４３・・・・
基準クロック、１６，４．９・・ イ１テあふれ信号、
エフ。 ５０・・・・・初ノυノ化信号、４２・・・第１の指標
レジスタ、４３・・・・第２の指標レジスタ、４４−・
・インクリメンタ、４５・・・・比軸器、４６・・・・
・不−敬信号。 ／ ／、：３ Ｚ Ｖ 図 試 ２ ワ を 窮 ｊ 図（ 窮 ４ 図 Ｌ タ 図 る：芦５ｒ ５Ｉ′−７６１図
例金用１．ｑたシステムのプロ、り図、第２図は第１図
の従来例の動作を説明するためりタイミングチャート、
第３１７１は；ｆ：発明のプログラムアドレス誤動作検
出装ｆ直に用いづれるプログラムイ１１成図、第４ ＋
＝＋は不発明の一実Ｊｆ１４例全＋１Ｊいたシステムの
ブロック図、第５図及び第６図はそれぞれ第４図の一実
施例の動作を説明するためのタイミングチャートである
。 １１・ ・メモリ１２．４１ にＰＵ、＋ ３−パス、
］４．，４．７・・・・・タイマ、］５，４３・・・・
基準クロック、１６，４．９・・ イ１テあふれ信号、
エフ。 ５０・・・・・初ノυノ化信号、４２・・・第１の指標
レジスタ、４３・・・・第２の指標レジスタ、４４−・
・インクリメンタ、４５・・・・比軸器、４６・・・・
・不−敬信号。 ／ ／、：３ Ｚ Ｖ 図 試 ２ ワ を 窮 ｊ 図（ 窮 ４ 図 Ｌ タ 図 る：芦５ｒ ５Ｉ′−７６１図
Claims (1)
- 【特許請求の範囲】 プログラム全分割可能なモジュールに分割し。 該モジュール毎に実行ハ（αに対応した固有の指標と。 指標情報としての前記固有指標を命令内部に行つ指標確
認命令の実行で該指標確認命令口に持つ第１の固有指標
を保持する第１の指標保持手段と。 前記指標確認命令の実行に同期して第２の固有指標を発
生する指標発生回路と、前記第２の固有指標全保持する
第２の指標保持手段と、前記指標確認命令の実行で前記
第１の指標保持手段内の実際に実行されたモジュールの
前記第１の固有指標と前記第２の１ψ」有指標保持手段
内のプログラム上１４成上本来実行さるべき前記モジュ
ールの前記第２の固有指標とを比較し前記第１と第２の
固有指標が一致しない場合は不一致信号を送出する比較
器と。 基準クロックを計数し前記指標確認命令の実行に同期し
て桁あふれ信号を送出し初期化信号により計数値が初期
化される計数１川路とを備えることを特徴とするプログ
ラムアドレス課動作検出ｉ＋ｆｆ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110335A JPS603045A (ja) | 1983-06-20 | 1983-06-20 | プログラムアドレス誤動作検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110335A JPS603045A (ja) | 1983-06-20 | 1983-06-20 | プログラムアドレス誤動作検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS603045A true JPS603045A (ja) | 1985-01-09 |
| JPH0320776B2 JPH0320776B2 (ja) | 1991-03-20 |
Family
ID=14533137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58110335A Granted JPS603045A (ja) | 1983-06-20 | 1983-06-20 | プログラムアドレス誤動作検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603045A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621045A (ja) * | 1985-06-26 | 1987-01-07 | Fujitsu Ten Ltd | 暴走検出方法 |
| JPS63123139A (ja) * | 1986-11-03 | 1988-05-26 | シモコ インターナショナル リミテッド | デジタルデータ処理システム |
| JPS63133238A (ja) * | 1986-11-03 | 1988-06-06 | シモコ インターナショナル リミテッド | デジタルデータ処理システム |
| JPS63268044A (ja) * | 1987-04-24 | 1988-11-04 | Nec Corp | ウオツチ・ドツグ・タイマ |
| JPS63291137A (ja) * | 1987-05-22 | 1988-11-29 | Nec Corp | プログラム暴走監視タイマ |
| JPH04107748A (ja) * | 1990-08-29 | 1992-04-09 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
| JP2008000968A (ja) * | 2006-06-22 | 2008-01-10 | Tdk Corp | サーマルヘッド及び印画装置 |
| JP2009289119A (ja) * | 2008-05-30 | 2009-12-10 | Nec Electronics Corp | ウォッチドッグ・タイマ及びマイクロコンピュータ |
| US7664939B2 (en) | 2006-04-28 | 2010-02-16 | Hitachi, Ltd. | Method and apparatus for detecting false operation of computer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688544A (en) * | 1979-12-20 | 1981-07-18 | Toshiba Corp | Programmable logic controller |
| JPS57199056A (en) * | 1981-06-03 | 1982-12-06 | Nec Corp | Execution and monitoring device for control program |
-
1983
- 1983-06-20 JP JP58110335A patent/JPS603045A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688544A (en) * | 1979-12-20 | 1981-07-18 | Toshiba Corp | Programmable logic controller |
| JPS57199056A (en) * | 1981-06-03 | 1982-12-06 | Nec Corp | Execution and monitoring device for control program |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621045A (ja) * | 1985-06-26 | 1987-01-07 | Fujitsu Ten Ltd | 暴走検出方法 |
| JPS63123139A (ja) * | 1986-11-03 | 1988-05-26 | シモコ インターナショナル リミテッド | デジタルデータ処理システム |
| JPS63133238A (ja) * | 1986-11-03 | 1988-06-06 | シモコ インターナショナル リミテッド | デジタルデータ処理システム |
| JPS63268044A (ja) * | 1987-04-24 | 1988-11-04 | Nec Corp | ウオツチ・ドツグ・タイマ |
| JPS63291137A (ja) * | 1987-05-22 | 1988-11-29 | Nec Corp | プログラム暴走監視タイマ |
| JPH04107748A (ja) * | 1990-08-29 | 1992-04-09 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
| US7664939B2 (en) | 2006-04-28 | 2010-02-16 | Hitachi, Ltd. | Method and apparatus for detecting false operation of computer |
| JP2008000968A (ja) * | 2006-06-22 | 2008-01-10 | Tdk Corp | サーマルヘッド及び印画装置 |
| JP2009289119A (ja) * | 2008-05-30 | 2009-12-10 | Nec Electronics Corp | ウォッチドッグ・タイマ及びマイクロコンピュータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0320776B2 (ja) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4027291A (en) | Access control unit | |
| US5740360A (en) | Apparatus and method for resetting a microprocessor in the event of improper program execution | |
| JPS603045A (ja) | プログラムアドレス誤動作検出装置 | |
| US4672646A (en) | Direct-injection FIFO shift register | |
| US4318172A (en) | Store data buffer control system | |
| US4937783A (en) | Peripheral controller for executing multiple event-count instructions and nonevent-count instructions in a prescribed parallel sequence | |
| US5761482A (en) | Emulation apparatus | |
| EP0462622B1 (en) | Microprocessor capable of ensuring flexible recovery time for I/O device | |
| US4566062A (en) | Timing control system in data processor | |
| JPS6326907B2 (ja) | ||
| US5007056A (en) | Processing circuit having an error detecting and correcting circuit therein | |
| JP2569693B2 (ja) | マイクロコンピュータ | |
| JP2720580B2 (ja) | フォールト・トレラント・コンピュータ | |
| SU1007109A1 (ru) | Микропрограммный процессор с самоконтролем | |
| SU985791A1 (ru) | Микропрограммный процессор с контролем | |
| SU1034042A1 (ru) | Устройство дл контрол микропрограмм | |
| SU1056201A1 (ru) | Устройство дл контрол последовательности микрокоманд | |
| SU1024920A1 (ru) | Микропрограммное устройство управлени | |
| SU1541618A1 (ru) | Устройство дл контрол выполнени программ | |
| SU1501067A2 (ru) | Устройство дл контрол хода микропрограмм | |
| SU720719A1 (ru) | Преобразователь кода во временной интервал | |
| JPS59173848A (ja) | トレ−ス方式 | |
| JPS6029128B2 (ja) | マイクロプログラム制御装置 | |
| JPH0784827A (ja) | トレース装置 | |
| JPS5917468B2 (ja) | プログラムカウンタ軌跡記憶装置 |