JPH0573361A - マイクロコンピユータ - Google Patents
マイクロコンピユータInfo
- Publication number
- JPH0573361A JPH0573361A JP3235785A JP23578591A JPH0573361A JP H0573361 A JPH0573361 A JP H0573361A JP 3235785 A JP3235785 A JP 3235785A JP 23578591 A JP23578591 A JP 23578591A JP H0573361 A JPH0573361 A JP H0573361A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- interval timer
- program
- timer
- clear instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】無限ループなどのプログラム実行異常を検出す
る。 【構成】所定のクロックソース３０を入力として、所定
クロック数をカウント後にリセット信号又は割り込み信
号３４を発生し、クリア命令３１によりカウンタ値がク
リアされるインターバルタイマ１と、インターバルタイ
マ１のクリア命令の実行回数をカウントするカウンタ２
とを備えている。
る。 【構成】所定のクロックソース３０を入力として、所定
クロック数をカウント後にリセット信号又は割り込み信
号３４を発生し、クリア命令３１によりカウンタ値がク
リアされるインターバルタイマ１と、インターバルタイ
マ１のクリア命令の実行回数をカウントするカウンタ２
とを備えている。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータに
関し、特に任意の箇所で無限ループにはいった場合にお
いても暴走検出可能な暴走検出回路に関する。
関し、特に任意の箇所で無限ループにはいった場合にお
いても暴走検出可能な暴走検出回路に関する。
【０００２】
【従来の技術】マイクロプロセッサあるいは１チップ・
マイクロコンピュータ（以下、総称してマイクロコンピ
ュータと呼ぶ）は年々集積度の向上に伴い、アドレッシ
ング可能なプログラムメモリ空間あるいは内蔵プログラ
ムメモリ容量が増大し、またさまざまな周辺機能内蔵に
よる時分割制御など、ますます複雑な制御を行う事が可
能となってきている。
マイクロコンピュータ（以下、総称してマイクロコンピ
ュータと呼ぶ）は年々集積度の向上に伴い、アドレッシ
ング可能なプログラムメモリ空間あるいは内蔵プログラ
ムメモリ容量が増大し、またさまざまな周辺機能内蔵に
よる時分割制御など、ますます複雑な制御を行う事が可
能となってきている。
【０００３】また、応用分野もこれに伴い家電など身近
な民生分野から、情報処理装置、通進機器、自動車のエ
ンジンコントロールなど、多岐に渡っており、これらの
制御の中枢となるマイクロコンピュータのプログラムが
暴走するなどの暴走動作が発生した場合、これをいち早
く検出する事は非常に重要となってきている。
な民生分野から、情報処理装置、通進機器、自動車のエ
ンジンコントロールなど、多岐に渡っており、これらの
制御の中枢となるマイクロコンピュータのプログラムが
暴走するなどの暴走動作が発生した場合、これをいち早
く検出する事は非常に重要となってきている。
【０００４】従来、何らかの外的要因あるいは当初予想
しなかったような特殊条件などにより、プログラムが無
限ループにはいるなど暴走した場合、これを検出する回
路としてウォッチドッグタイマが知られている。
しなかったような特殊条件などにより、プログラムが無
限ループにはいるなど暴走した場合、これを検出する回
路としてウォッチドッグタイマが知られている。
【０００５】ウォッチドッグタイマは、所定のクロック
ソースをカウントして一定時間ごとにオーバーフローす
る事により、マイクロコンピュータへの割り込みまたは
リセット信号を発生するインターバルタイマで、プログ
ラムでクリアする事ができる。
ソースをカウントして一定時間ごとにオーバーフローす
る事により、マイクロコンピュータへの割り込みまたは
リセット信号を発生するインターバルタイマで、プログ
ラムでクリアする事ができる。
【０００６】即ち、プログラム実行における一連の処理
が所定時間内に終了しない場合にこの状態をプログラム
実行異常とみなして割り込み信号を発生したり、内部リ
セット信号を発生する機能を持った回路である。従来に
おけるウォチドッグタイマの構成を図４に示す。
が所定時間内に終了しない場合にこの状態をプログラム
実行異常とみなして割り込み信号を発生したり、内部リ
セット信号を発生する機能を持った回路である。従来に
おけるウォチドッグタイマの構成を図４に示す。
【０００７】図４において、インターバルタイマ１は、
クロックソース２０を入力としてカウントする所定ビッ
ト長のインターバルタイマ（ウォッチドッグタイマ）
で、オーバーフロー信号が割り込みまたはリセット信号
２２となり、マイクロコンピュータに割り込みまたはリ
セットがかかる。
クロックソース２０を入力としてカウントする所定ビッ
ト長のインターバルタイマ（ウォッチドッグタイマ）
で、オーバーフロー信号が割り込みまたはリセット信号
２２となり、マイクロコンピュータに割り込みまたはリ
セットがかかる。
【０００８】また前記インターバルタイマ１は、カウン
ト動作中に、クリア命令２１によりクリアする事ができ
る。
ト動作中に、クリア命令２１によりクリアする事ができ
る。
【０００９】従って、図５に示すように、あらかじめプ
ログラム処理ルーチン中にインターバルタイマ（ウォッ
チドッグタイマ）１がオーバーフローするより短い周期
でクリア命令２１を適宜配置しておく事により、プログ
ラム１０が正しい処理ルーチンを実行している場合に
は、クリア命令によりインターバルタイマ１がクリアさ
れ、オーバーフローが発生しないが、もし何らかの原因
でプログラムが暴走し、図５の（１）のように無限ルー
プに入った場合には、クリア命令が実行されないため、
オーバーフローし、割り込みまたはリセットが発生して
異常状態から抜け出す事ができる。実際のプログラム処
理ルーチンは、図５に示すよりもっと複雑で、途中でサ
ブルーチンや周辺機能からの割り込み処理ルーチンなど
に分岐するので、これらの分岐処理時間も考慮して、ク
リア命令を配置する必要があるが、本筋を離れるので簡
単のため省略した。
ログラム処理ルーチン中にインターバルタイマ（ウォッ
チドッグタイマ）１がオーバーフローするより短い周期
でクリア命令２１を適宜配置しておく事により、プログ
ラム１０が正しい処理ルーチンを実行している場合に
は、クリア命令によりインターバルタイマ１がクリアさ
れ、オーバーフローが発生しないが、もし何らかの原因
でプログラムが暴走し、図５の（１）のように無限ルー
プに入った場合には、クリア命令が実行されないため、
オーバーフローし、割り込みまたはリセットが発生して
異常状態から抜け出す事ができる。実際のプログラム処
理ルーチンは、図５に示すよりもっと複雑で、途中でサ
ブルーチンや周辺機能からの割り込み処理ルーチンなど
に分岐するので、これらの分岐処理時間も考慮して、ク
リア命令を配置する必要があるが、本筋を離れるので簡
単のため省略した。
【００１０】
【発明が解決しようとする課題】前述した従来のウォッ
チドッグタイマでは、図５で示した（１）のように、ク
リア命令を含まない無限ループに入った場合には有効で
あるが、（２）のようにクリア命令を含む部分のプログ
ラム１０で無限ループに入った場合には、ウォッチドッ
グタイマがクリアされるため、暴走状態にも関わらず無
限ループから抜け出す事が出来ないという欠点がある。
チドッグタイマでは、図５で示した（１）のように、ク
リア命令を含まない無限ループに入った場合には有効で
あるが、（２）のようにクリア命令を含む部分のプログ
ラム１０で無限ループに入った場合には、ウォッチドッ
グタイマがクリアされるため、暴走状態にも関わらず無
限ループから抜け出す事が出来ないという欠点がある。
【００１１】本発明の目的は、前記欠点を解決し、ウォ
ッチドッグタイマをクリアする命令自身を含む部分で無
限ループにはいった場合にも、これを検出する事ができ
るようにしたマイクロコンピュータを提供することにあ
る。
ッチドッグタイマをクリアする命令自身を含む部分で無
限ループにはいった場合にも、これを検出する事ができ
るようにしたマイクロコンピュータを提供することにあ
る。
【００１２】
【課題を解決するための手段】本発明のマイクロコンピ
ュータに内蔵する暴走検出回路の構成は、所定のクロッ
クソースを入力として、所定クロック数カウント後にリ
セット信号又は割り込み信号を発生し、クリア命令によ
りカウンタ値がクリアされるインターバルタイマと、前
記インターバルタイマのクリア命令実行時に発生するパ
ルスをカウントクロックとしてカウント動作を行い、所
定のパルス数をカウント後にリセット信号または割り込
み信号を発生するカウンタとを備えている。
ュータに内蔵する暴走検出回路の構成は、所定のクロッ
クソースを入力として、所定クロック数カウント後にリ
セット信号又は割り込み信号を発生し、クリア命令によ
りカウンタ値がクリアされるインターバルタイマと、前
記インターバルタイマのクリア命令実行時に発生するパ
ルスをカウントクロックとしてカウント動作を行い、所
定のパルス数をカウント後にリセット信号または割り込
み信号を発生するカウンタとを備えている。
【００１３】
【実施例】図１は本発明の第１の実施例を示すブロック
図である。
図である。
【００１４】図１において、本実施例では、インターバ
ルタイマ１が所定のクロックソース３０にもとづきカウ
ント動作を行い、所定カウント数を越えるとオーバーフ
ローを発生する所定ビット長のインターバルタイマであ
り、インターバルタイマクリア命令３１の実行時にカウ
ント値が０にクリアされる。
ルタイマ１が所定のクロックソース３０にもとづきカウ
ント動作を行い、所定カウント数を越えるとオーバーフ
ローを発生する所定ビット長のインターバルタイマであ
り、インターバルタイマクリア命令３１の実行時にカウ
ント値が０にクリアされる。
【００１５】カウンタ２は、前記インターバルタイマク
リア命令３１の実行時に発生するパルスを入力としてカ
ウント動作を行い、所定カウント数を越えるとオーバー
フローを発生する所定ビット長のカウンタで、このカウ
ンタ２に対するクリア命令３３でカウント値がクリアさ
れる。本実施例では４ビット長とする。
リア命令３１の実行時に発生するパルスを入力としてカ
ウント動作を行い、所定カウント数を越えるとオーバー
フローを発生する所定ビット長のカウンタで、このカウ
ンタ２に対するクリア命令３３でカウント値がクリアさ
れる。本実施例では４ビット長とする。
【００１６】また、インターバルタイマ１およびカウン
タ２は、マイクロコンピュータへのリセット信号により
カウント値が０にクリアされる。
タ２は、マイクロコンピュータへのリセット信号により
カウント値が０にクリアされる。
【００１７】次に、図２に基づいてプログラム４０の実
行について説明する。説明を簡単にするために、図２の
矢印で示したようなプログラム実行の流れで一連の処理
を繰り返すとする。この時、図１のインターバルタイマ
１のオーバーフロー時間Ｔ以内の時間間隔でインターバ
ルタイマ１のクリア命令を置く。たとえば、図２のよう
に正常時には、Ａ０→Ａ１番地→Ａ２番地→Ａ３番地→
Ａ４番地…→Ａ１０番地→Ａ０番地をこの順に各間隔が
時間Ｔ以内にアクセスするような場合には、Ａ０番地以
外の各番地にインターバルタイマクリア命令を置く。
行について説明する。説明を簡単にするために、図２の
矢印で示したようなプログラム実行の流れで一連の処理
を繰り返すとする。この時、図１のインターバルタイマ
１のオーバーフロー時間Ｔ以内の時間間隔でインターバ
ルタイマ１のクリア命令を置く。たとえば、図２のよう
に正常時には、Ａ０→Ａ１番地→Ａ２番地→Ａ３番地→
Ａ４番地…→Ａ１０番地→Ａ０番地をこの順に各間隔が
時間Ｔ以内にアクセスするような場合には、Ａ０番地以
外の各番地にインターバルタイマクリア命令を置く。
【００１８】Ａ０番地にはカウンタ２をクリアする命令
を置く。マイクロコンピュータへのリセット入力によ
り、インターバルタイマ１およびカウンタ２はクリアさ
れる。マイクロコンピュータが正常シーケンスでプログ
ラムを実行する場合は、まずＡ０番地のカウンタ２クリ
ア命令を実行する。
を置く。マイクロコンピュータへのリセット入力によ
り、インターバルタイマ１およびカウンタ２はクリアさ
れる。マイクロコンピュータが正常シーケンスでプログ
ラムを実行する場合は、まずＡ０番地のカウンタ２クリ
ア命令を実行する。
【００１９】その後Ａ１番地のインターバルタイマ１の
クリア命令を実行すると、インターバルタイマ１はクリ
アされると同時に、カウンタ２がカウントアップしてカ
ウント値が〔１〕になる。
クリア命令を実行すると、インターバルタイマ１はクリ
アされると同時に、カウンタ２がカウントアップしてカ
ウント値が〔１〕になる。
【００２０】次に時間間隔Ｔ以内にＡ２番地を実行する
とインターバルタイマ１はクリアされ、かつカウンタ２
の値は〔２〕となる。以降、正常にＡ２番地→Ａ３番地
→…→Ａ１０番地まで実行すると、カウント内容は〔１
０〕となる。その後、プログラムの先頭に戻ったのちＡ
０番地のカウンタクリア命令を実行するカウンタ２が
とインターバルタイマ１はクリアされ、かつカウンタ２
の値は〔２〕となる。以降、正常にＡ２番地→Ａ３番地
→…→Ａ１０番地まで実行すると、カウント内容は〔１
０〕となる。その後、プログラムの先頭に戻ったのちＡ
０番地のカウンタクリア命令を実行するカウンタ２が
〔０〕にクリアされ、以後同様の動作がくりかえされ
る。
る。
【００２１】次に、Ａ１番地及びＡ２番地実行後に図２
に示す（１）のような無限ループに入った場合について
説明する。この場合、時間Ｔ以内にクリア命令が実行さ
れないため、インターバルタイマ１のオーバーフローに
よりＯＲゲート３を介してリセットまたは割り込みが発
生するか、もしくは時間Ｔ経過前にクリア命令実行回数
がカウンタ２でカウント可能な〔１５〕をこえると、オ
ーバーフローが発生しＯＲゲート３を介してリセットま
たは割り込み信号３４が発生し異常検出する。
に示す（１）のような無限ループに入った場合について
説明する。この場合、時間Ｔ以内にクリア命令が実行さ
れないため、インターバルタイマ１のオーバーフローに
よりＯＲゲート３を介してリセットまたは割り込みが発
生するか、もしくは時間Ｔ経過前にクリア命令実行回数
がカウンタ２でカウント可能な〔１５〕をこえると、オ
ーバーフローが発生しＯＲゲート３を介してリセットま
たは割り込み信号３４が発生し異常検出する。
【００２２】従来例の欠点であった図２の（２）のよう
な無限ループに入った場合にはインターバルタイマ１の
オーバーフローは発生しないが、カウンタ２の内容が
〔１５〕を越えてオーバーフローが発生するため、異常
検出される。
な無限ループに入った場合にはインターバルタイマ１の
オーバーフローは発生しないが、カウンタ２の内容が
〔１５〕を越えてオーバーフローが発生するため、異常
検出される。
【００２３】図３は図１のカウンタ２を更に改良した第
２の実施例である。前記第１の実施例では、カウンタ２
のカウント数が１通りに固定されるため、プログラム中
に置くクリア命令の個数が制限されるが、本第２の実施
例ではコンぺアレジスタ４と比較回路５とを備え、この
コンペアレジスタ４に内部バス６を介して設定した任意
の値とカウンタ２の値とを比較回路５により比較し、一
致した場合に一致信号を出力し、ＯＲゲート３を介して
リセットまたは割り込み信号４４を発生する構成となっ
ている。
２の実施例である。前記第１の実施例では、カウンタ２
のカウント数が１通りに固定されるため、プログラム中
に置くクリア命令の個数が制限されるが、本第２の実施
例ではコンぺアレジスタ４と比較回路５とを備え、この
コンペアレジスタ４に内部バス６を介して設定した任意
の値とカウンタ２の値とを比較回路５により比較し、一
致した場合に一致信号を出力し、ＯＲゲート３を介して
リセットまたは割り込み信号４４を発生する構成となっ
ている。
【００２４】即ち、あらかじめ異常を検出すべきクリア
命令実行回数をコンペアレジスタ４に設定しておき、そ
の値までカウントアップしたら、比較回路５により一致
検出して異常検出するため、第１の実施例に比べ、さま
ざまなプログラムに適用することができる。カウンタ２
及びコンペアレジスタ４のビット長を増やせば、よりプ
ログラムがつくりやすくなるのは言うまでもない。
命令実行回数をコンペアレジスタ４に設定しておき、そ
の値までカウントアップしたら、比較回路５により一致
検出して異常検出するため、第１の実施例に比べ、さま
ざまなプログラムに適用することができる。カウンタ２
及びコンペアレジスタ４のビット長を増やせば、よりプ
ログラムがつくりやすくなるのは言うまでもない。
【００２５】
【発明の効果】以上説明したように、本発明は、インタ
ーバルタイマ（ウォッチドッグタイマ）をクリアした場
合にクリア命令を実行回数をカウントする手段を備える
ことにより、インターバルタイマのクリア命令自身を含
む無限ループをも検出することができ、従来の単純なウ
ォッチドッグタイマに比べ、プログラムの実行異常を確
実に検出できる効果がある。
ーバルタイマ（ウォッチドッグタイマ）をクリアした場
合にクリア命令を実行回数をカウントする手段を備える
ことにより、インターバルタイマのクリア命令自身を含
む無限ループをも検出することができ、従来の単純なウ
ォッチドッグタイマに比べ、プログラムの実行異常を確
実に検出できる効果がある。
【図１】本発明の第１の実施例のマイクロコンピュータ
を示すブロック図である。
を示すブロック図である。
【図２】本発明の第１の実施例のブログラムの流れを示
す図である。
す図である。
【図３】本発明の第２の実施例を示すブロック図であ
る。
る。
【図４】従来のウォッチドッグタイマを示すブロック図
である。
である。
【図５】従来のウォッチドッグタイマによる暴走検出を
説明するための図である。
説明するための図である。
１ インターバルタイマ ２ カウンタ ３ ＯＲゲート ４ コンペアレジスタ ５ 比較回路 １０，４０ プログラム ２０，３０ クロックソース ２１，３１ インターバルタイマクリア命令 ２２，３４ リセット又は割り込み信号 ３３ カウンタクリア命令
Claims (1)
- 【請求項１】 所定のクロックソースを入力とし、かつ
所定クロック数をカウント後にリセット信号又は割り込
み信号を発生し、かつクリア命令によりカウンタ値がク
リアされるインターバルタイマと、前記インターバルタ
イマのクリア命令実行時に発生するパルスをカウントク
ロックとしてカウント動作を行い、所定のパルス数をカ
ウント後にリセット信号または割り込み信号を発生する
カウンタとを備えた暴走検出回路を内蔵したことを特徴
とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235785A JPH0573361A (ja) | 1991-09-17 | 1991-09-17 | マイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235785A JPH0573361A (ja) | 1991-09-17 | 1991-09-17 | マイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0573361A true JPH0573361A (ja) | 1993-03-26 |
Family
ID=16991217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3235785A Pending JPH0573361A (ja) | 1991-09-17 | 1991-09-17 | マイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0573361A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271545A (ja) * | 1987-04-28 | 1988-11-09 | Nec Corp | ウオツチドツグタイマ |
-
1991
- 1991-09-17 JP JP3235785A patent/JPH0573361A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271545A (ja) * | 1987-04-28 | 1988-11-09 | Nec Corp | ウオツチドツグタイマ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4405982A (en) | Arrangement for monitoring the function of a programmable electronic switching circuit | |
| EP0702297B1 (en) | A data processor with breakpoint circuit | |
| JPH0346854B2 (ja) | ||
| JPH0573361A (ja) | マイクロコンピユータ | |
| JPH0320776B2 (ja) | ||
| JPH01140350A (ja) | マイクロコンピュータのプログラム暴走検出回路 | |
| JP2693885B2 (ja) | マイクロコンピュータ | |
| JP3575980B2 (ja) | タイマー回路 | |
| JPH04332056A (ja) | マイクロコンピュータ | |
| JP2864663B2 (ja) | ウォッチドッグ・タイマ | |
| JP3145937B2 (ja) | マイクロコンピュータの暴走検出方法 | |
| KR960018893A (ko) | 워치독 타이머 기능을 갖는 콘트롤러 | |
| JPH0226245B2 (ja) | ||
| JP2864630B2 (ja) | マイクロコンピュータのプログラム暴走検出回路 | |
| JPH04107748A (ja) | マイクロコンピュータ | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JP2516711B2 (ja) | ウォッチドッグタイマ装置 | |
| JPH0346853B2 (ja) | ||
| JP3129873B2 (ja) | マイクロコンピュータ | |
| JP2557785Y2 (ja) | シングルチップマイクロコンピュータ | |
| SU1617442A1 (ru) | Устройство дл контрол хода программ | |
| JPS61175736A (ja) | プログラム評価用マイクロコンピユ−タ | |
| JPH09237205A (ja) | プログラム暴走検出装置 | |
| JPH02259845A (ja) | プロセッサ | |
| JPH05120081A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971216 |