JPH01140350A - マイクロコンピュータのプログラム暴走検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータのプログラム暴走検出回
路に関し、特にプログラムのシーケンス異常を検出可能
な暴走検出回路に関する。

〔従来の技術〕

マイクロプロセッサあるいはｌテップマイクロコンピュ
ータ（以下総称してマイクロコンピュータと呼ぶ）は年
々集積度の向上に伴いアトレッジフグ可能なプログ２ム
メモリ空間の拡大あるいは内蔵プログラムメモリ容量が
増大し、またさまざまな周辺機能内蔵による時分割制御
など、ますます複雑な制御を行うことが可能となってき
ている。

また応用分野もこれに伴い家電など身近な民生分野から
、情報処理装置１通信機器、自動車のエンジンコントロ
ール等多岐に渡っており、これらの制御の中枢となるマ
イクロコンピュータが暴走するなどの異常動作が発生し
九場合にこれをいち早く検出することは非常に重要にな
ってきている。

従来、何らかの外的要因、あるいは当初子期しなかっｔ
ような特殊条件等によりプログラムが無限ループにはい
るなど暴走した場合、これを検出する回路としてウォッ
チドッグタイマが知られている。

ウォッチドッグタイマは、所定のクロックソースをカウ
ントして一定時間毎にオーバー７０−することＫより、
マイクロコンピュータへの割込み又はリセット信号を発
生するインターバルタイマーで、プログラムでクリアす
ることができる。すなわちプログラム実行における一連
の処理が所定時間内に終了しない場合にこの状態をプロ
グラム実行異常とみなして割込み信号を発生したり内部
リセット信号を発生する機能をもった回路である。

第６図は従来におけるウォッチドッグタイマの構成を示
すブロック図である。

１０はクロックソースを入力としてカウントする所定ビ
ット長のインターバルタイマ（ウォッチドッグタイマ）
で、オーバーフロー信号が割込み又はリセット信号とな
り、マイクロコンピュータに割込み又はリセットがかか
る。また、前記インターバルタイマ１ｏはカウント動作
中にクリア命令によりクリアすることができる。

第７因はプログラムルーズの例を示す図である。

図に示すように、あらかじめプログラムループｌｏ。

中にインターバルタイマ（ウォッチドッグタイマ）がオ
ーバー７０−するより短い周期でクリア命令を適宜設置
しておくことにより、プログラムが正しい処理ルーチン
を実行している場合にはクリア命令によりインターバル
タイマがクリアされてオーバーフローが発生しないが、
もし何らかの原因でプログラムが暴走し、ｔｇ７図の１
０１のように無限ループにはいった場合にはクリア命令
が実行されないためオーバーフローし、割込み又はリセ
ットが発生して異常状態から抜は出すことができる。実
際のプログラム処理ルーチンは第７図に示すよりもっと
複雑で途中でサブルーチンや周辺機能からの割込み処理
ルーチン等に分岐するので、これらの分岐処理時間等も
考慮してクリア命令を適宜設置する必要があるが、本筋
を離れるので簡単のため省略した。

〔発明が解決しようとする問題点〕

上述し九従米のウォッチドッグタイマでは、第７図で示
し＆ｌＯ１のようにクリア命令以外のところで無限ルー
プに落ちいつ九場合には有効であるが、１０２のように
クリア命令を含む部分のプログラムで無限ループに落ち
入っｔ場合にはウォッチドッグタイマがクリアされるた
め暴走状態にもかかわらず割込み又はリセットがかから
ず抜は出すことができないという欠点がある。あるいは
部分的な無限ループでなくともプログラムが正常のシー
ケンスで実行されず異常分岐した場合などにも、クリア
命令のあるアドレスを通過した場合にはやはり異常を検
出できないという欠点がある。

上述し北従来の９オツチドツグタイマに対し本発明は、
プログラム実行中に、プログラムカウンタの状態を監視
する手段、すなわち、プログラム実行のシーケンスを検
出する手段を有することにより本来のシーケンスをはず
れて所定時間以上プログラムが実行され友ことを検出で
きるという相違点を有する。また、従来命令実行により
ウォッチドッグタイマをクリアしたのに対し本発明はプ
ログラムカウンタの状態を監視してハードウェアでタイ
マをクリアするという相異点′？！：有する。

〔問題点全解決するための手段〕

本発明のプログラム暴走検出回路（は、マイクロコンピ
ュータに内蔵する暴走検出回路において、プログラムカ
ウンタと、前記プログラムカウンタが所定の値になった
ことを比較するための比較データがプログラムによって
設定される比較１直設定レジスタと、前記プログラムカ
ウンタの所定ビットと前記比較値設定レジスタとの内容
を比較して一致しｔ場合に一致検出信号を出力する比較
回路と、所定クロックソースを入力として所定クロック
数カウント後に割込み又はリセット信号を発生し、かつ
、前記比較回路からの一致検出信号によりカウント値を
クリアするタイマとを有している。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の第１の実施例を示すブロック図である
。

１はクロックソースにもとづきカウント動作を行う所定
ビット長のインターバルタイマで、オーバーフローによ
り割込み又はリセット信号を発生する。後述する比較回
路４からの一致検出信号によりクリアされる。クロック
ソースは複数種類の甲から１種類選択するようにしても
艮い。２は所定ビット長のプログラムカウンタで、プロ
グラムメモリ５のアドレスを指定し、プログラムの実行
に伴竜へ内容が変化していく。２はプログラムカランｆ
２の内容がある番地全指したことを検出するためにプロ
グラムカウンタの比較値全設定するためのプログラムカ
ウンタと同一ビット長のレジスタで、プログラムにより
所定の樗き込み命令実行により内部バスを介して設定す
る。例えば４にワードのアドレス空間音アトレッジ／グ
するｔめにプログラムカラ／りが１２ビツトの場合には
比較値設定レジスタも１２ビツトとする。書き込み命令
により他の値に書き僕兄ない限り変化しない。

４はプログラムカウンタ２の内容と比較値設定レジスタ
３の内容全比較する比較回路で、一致しｔ場合のみイン
ターバルタイマに対しクリア信号全発生し、これにより
インターバルタイマ１がクリアされる。

第２図はプログラムループ例を示す図である。

４２図を用いて４１図にもとづいｔプログラム実行動作
について説明する。説明全簡単にするために、図の矢印
で示し之ようなプログラムループ１００で一連の処理を
くり返すものとする。このとき第１図のインターバルタ
イマ１のオーバーフロー時間Ｔ以内の時間間隔で比較値
設定レジスタ３１Ｆき換えるようにプログラムシーケン
ス中に書キ換え命令を置く。例えばＪ２図に示すように
正常時にはａ番地→ｂ番地→Ｃ番地→ｄ番地全この順に
各間隔が時間Ｔ以内にアクセスするような場合には、ａ
番地に、比較値設定レジスタ３にアドレス＋ｉ　ｂ　全
設定する命令を置き、ｂ番地に比較値設定レジスタ３に
アドレス値Ｃを設定する命令を置き、Ｃ番地に比較値設
定レジスタ３にアドレス値ｄｉ設定する命令を置き、ｄ
番地に比較値設定レジスタ３にアドレス値ａｆＩ：設定
する命令を置く。そうするとマイクロコンピュータが正
常動作してプログラム全正常のシーケンスで実行してい
る場合には前記ａ−ｄの各番地での命令実行により比較
値設定レジスタに設定したアドレスを時間Ｔ以内にアク
セスする之め比較回路４による一致検出がなされてクリ
ア信号全発生し、インターバルタイマ１がクリアされる
之めオーバー７０−は発生しない。ところが、ｂ番地で
比較値ｃｆ段設定後０１のような無限ループにはいった
場合、時間Ｔ２経過してもＣ番地全実行しないためイン
ターバルタイマ１のオーバーフローにより割込み又はリ
セットが発生し、異常動作が検出される。更に、１０２
の無限ループのように比較値設定レジスタにアドレスを
設定する命令自身を含む範囲内で無限ループが発生した
としても比較設定値であるＣ番地のアドレスを時間Ｔ以
内にアクセスしないのでやはり割込み又はリセットがか
かる。１０３のように比較値設定命令を複数含んだルー
チンをループする場合や、あるいは特定範囲の無限ルー
プでなくともａ→ｂ　−）　Ｃ−＊　ｄ以外のシーケン
スでプログラムが実行された場合などもオーバーフロー
が生じ異常・演出される。

第３図に本発明の第２の実施例を示すブロック図である
。インターバルタイマー、プログラムカウンタ２は４１
の実施例と同じであるが、比較値設定レジスタ６及び比
較回路７をプログラムカウンタのビット長より短くして
いる。これは、第１の実施例ではある特定番地のアクセ
スを順次検出していったのに対し、ある範囲をもったブ
ロック単位でのアクセスを検出することを意味する。例
えば、１２ビツトのプログラムカウンタＰＣ１、〜ＰＣ
うち上位６ビツ）ＰＣ，□〜ＰＣ８のみを比較するよう
に比較値設定レジスタ６及び比較回路７ｆｔ構成すると
、プログラムメモリ空間を第４図に示すように６４ワー
ドのブロック単位でアクセスを検出することになる。従
って、例えば、ブロックＡからブロックＢ更にブロック
ダというシーケンス金それぞれ時間Ｔ以内に移るように
プログラムしているとすると、ブロックＡの中でブロッ
クＢ全指定するよう比較値設定レジスタ６に上位６ビラ
ドデータ００００１０を設定し、ブロックＢの中Ｃ でブロック／を指定するように比較値設定レジスり６に
１１１１１（ｌ設定する。ブロック２以降のシーケンス
も同様に設定していく、従って、ブロックＡからブロッ
クＢ内に時間Ｔ以内にアクセスされればインターバルタ
イマーはオーバー７０−しないが、ブロックＢ以外のブ
ロックへアクセスして時間Ｔを越えるとオーバーフロー
して割込み又はリセットが発生して異常検出することが
できる。

第１の実施例に比ベプログラムアクセスの許容範囲は広
がるが１例えばブロックＡから条件によって多方向に分
岐する場合などにおいて、分岐先処理ルーチ／（ｉ−ブ
ロックＢ内のｂｌとｂ２に置くことによってどちらへ分
岐しても比較回路７で一致検出されるためインターバル
タイマはクリアされて正常ヒーケンスと判断するように
できる。あとは処理バーチンｂ１及びｂ２の中でブロッ
ク／全指定するように比較値設定レジスタへ所定の値を
設定しておけば艮い。また、第２の実施例では比較値設
定レジスタ６及び比較回路７のビット長を短くするため
構成するハードウェアがｉｆの実施例に比べると少なく
て済むというメリットもある。

なお、ビット長は６ビツトに限られず比較するビット位
置も目的に応じ変えられることはいうまでもない。

Ｊ５１ｆｆは本発明の＠３の実施例を示すブロック図で
、第１図に対して、インターバルタイマのカウント内容
を命令によ、り初期設定できるようにしたものであり、
り四ツク選択回路９によ？）復数クロックソースから選
択することができるとともに、初期値を動的に設定し、
プログラム暴走検出時間Ｔｉよりフレキシブルに設定で
きるようにしたものである。

〔発明の効果〕

以上説明しｔように１本発明はプログラムカウンタの内
容を比較する手段を備え、比較設定直音一連のプログラ
ム実行シーケンスの中で書き換えていき、所定時間内に
比較設定値のアドレス空間をアクセスしｔ場合には比較
子役の一致検出によりインターバルタイマのカウント値
をクリアし、所定時間内にアクセスしなかった場合には
インターバルタイマのオーバー７０−により割込み又は
リセット信号が発生し、異常動作を検出することができ
、プログラムの無限ループの検出に加え、異常なシーケ
ンスをも検出することができる効果があり、従来の単純
なウォッチドッグタイマに比ベプログラム実行の流れを
きめ細かく監視することができ、マイクロコンピュータ
自身の高集積にともなう機能の複雑化、応用分野の拡大
にともなう制御内容の複雑化に対する７エールセー７の
手段として非常に有効である。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は第′ｌの実施例を説明する九めのプログラムの流れ
を示す図、ｙｃ３図は本発明の第２の実施例を示すブロ
ック図、第４図は！、Ｉ２の実施例を説明する之めのプ
ログラムメモリ空間金示す図、第５図は第３の実施例金
示すブロック図、第６図は従来の９オツチドッグタイマ
金示すブロック図、第７図は従来のウォッチドッグタイ
マによる暴走検出′ｌｔ説明するための図である。 １．８・・・・・・インターバルタイマ、２・・・・・
・プログラムカウンタ、３，６・・・・・・比較値設定
レジスタ、４．７・・・・・・比較回路、９・・・・・
・クロック選択回路、５・・・・・・プログ２ムメモリ
。 代理人　弁理士　　内　原　　　音 、第３ＴＸＵ 右５図 クリア命Ａト １５°乙旧

Claims (1)

【特許請求の範囲】
1. マイクロコンピュータに内蔵する暴走検出回路において
   、プログラムカウンタと、前記プログラムカウンタが所
   定の値になつたことを比較するための比較データがプロ
   グラムにより設定される比較値設定レジスタと、前記プ
   ログラムカウンタの所定ビットと前記比較値設定レジス
   タとの内容を比較して一致した場合に一致検出信号を出
   力する比較回路と、所定のクロックソースを入力として
   所定クロック数カウント後に割込み又はリセット信号を
   発生しかつ前記比較回路からの一致検出信号によりカウ
   ント値をクリアするタイマとを有することを特徴とする
   マイクロコンピュータのプログラム暴走検出回路。