JPS63316146A - マイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロコンピュータに関し、特に所定時間
を計時することによりキャリー信号を発生するタイマ及
びそのキャリー信号により割込処理を実行するマイクロ
コンピュータに係わる。

〔従来の技術〕

多くのマイクロコンピュータは、クロックパルスを計数
することにより所定時間毎にキャリー信号を発生するタ
イマを内蔵しており、このキャリー信号により割込処理
を実行するなどの機能を有している。このようなタイマ
はウォッチドッグタイマとして、すなわち電源電圧異常
や外部ノイズなどによりプログラムが暴走してデッドル
ープに入いつ込んだ場合を検出するのによく使用される
。

従来、マイクロコンピュータにてウオ・・ノチド・・ｌ
グタイマの機能を実現するには、プログラムを構成する
各命令のところどころに、このつ才・・ノチドッグタイ
マをクリアする命令を、挿入しておき、正常にプログラ
ムが実行されている場合は、このクリア命令でウォッチ
ドッグタイマをクリアすることにより、キャリーの発生
を禁止し、ムしプロダラムが暴走してデッドループに入
り込んだ場合には、ウォッチドッグタイマは、クリア命
令によりクリアされないため、キャリーを発生し、この
キャリー信号により割込処理を実行することによりプロ
グラムの暴走を検出している。この割込処理では、プロ
グラムの実効を正常にもどすよう、例えば、プログラム
の先頭アドレスからスタートを行なうなどの処理を実行
することにより、プログラム実行における信頼性を高め
ている。

〔発明か解決しようとする問題点〕

上述した従来のウォッチドッグタイマを有するマイクロ
コンピュータでは、プログラムのところどころにウォッ
チドッグタイマをクリアする命令を挿入する必要がある
ので、複雑に分岐しているプログラムなどでは、ウォッ
チドッグタイマをクリアする命令を数多く使用しなけれ
ばならずそのため、実際に使用できるプログラムサイズ
が少なくともこのクリア命令の分だけ減少し種々の機能
を実現するプログラムが充分に作成できないという欠点
がある。

〔問題点を解決するための手段〕 本発明のマイクロコンピュータは命令を格納するプログ
ラムメモリと、プログラムメモリのアドレスを指定する
アドレス信号を発生するプログラムカウンタと、このア
ドレス信号が所定アドレスになったことを検出するアド
レス検出回路と、アドレス検出回路の検出信号によりク
リアされ、所定時間を計時するタイマと、このタイマが
所定時間を計時したことにより割込処理を実行する割込
制御回路とを有している。

〔実施例〕

次に本発明について図面を用いて説明する。

第１図は、本発明の一実施例を示すブロック図である。

プログラムカウンタ１は、命令を格納するプログラムメ
モリ２のアドレスを発生し更にそのアドレス信号は、デ
コーダ３にも入力されている。デコーダ３によりプログ
ラムカウンタ１の発生するアドレス信号がデコードされ
、デコーダ３の出力信号は、オア回路４に入力されてい
る。オア回路４の出力は、アンド回路５に入力され、ア
ンド回路５の他方の入力は、所定のクロックφであり、
このクロックφは、プログラムカウンタ１の発生するア
ドレスの変ｆヒが完了している時、アクティブ（例えば
ハイレベル）となる信号で単に、デコーダ３の出力信号
から発生されるアドレス変化時のヒゲ状の信号を除去す
るために用いる信号である。又、アンド回路５の出力信
号は、ウォッチドッグタイマ６のクリア信号となってお
りウォッチドッグタイマ６は、クロックパルスをパルス
入力端子より入力し、所定時間の計数を実行する。所定
時間の計数が完了すると、キャリー信号がアクティブ（
例えば、ハイレベル）となり、このキャリー信号は、割
込制御回路７に入力されている。割込制御回路７は、キ
ャリー信号がハイレベルになったことを検知すると所定
の割込処理を実行する。すなわちプログラムカウンタ１
の内容を変更して所定アドレスを発生させ、プログラム
メモリ２の所定アドレスから始まるプログラム領域に格
納されている命令を実行させる。このプログラム領域に
割込後に、処理したいプログラムを作成しておく。

次に本発明の動作を詳細に説明する。通常プログラムカ
ウンタ１は、インクリント動作を実行し、プログラムメ
モリ２のアドレスを即成指定しており、もし、分岐命令
などが実行された場合には、プログラムカウンタ１の内
容をその分岐命令は応じて変更し、その後、再びインク
リメント動作を実行する。一方このようなプログラムカ
ウンタ１の発生するアドレスは、常にデコーダ３にも入
力されているから、デコーダ３でのデコード出力信号が
アクティブ（例えばハイレベル）になっ４た場合には、
オア回路４の出力がハイレベルとなる。すなわちデコー
ダ３は、具体的には、第２図のように構成され、ＡＯ〜
Ａ２をプログラムカウンタ１の発生するアドレス信号と
仮定すると、デコーダ出力信号８は、アンド回路９の入
力Ａ２と、Ａ１及びＡＯを論理反転した信号とがハイレ
ベルの時、ハイレベルを出力することになる。すなわち
、Ａ２．ＡＩ、ＡＯ＝１．Ｏ，Ｏの時にデコード出力信
号８がハイレベルとなる。したがって第１図におけるオ
ア回路４の出力がハイレベルとなるからアンド回路５は
、クロックφのタイミングに同期してハイレベルすなわ
ちクリア信号がアクティブとなり、ウォッチドッグタイ
マ６をクリアする。このようにプログラムカウンタ１が
所定アドレス信号を発生した時、デコーダ３の出力がア
クティブとなるよう、デコーダ３を設定しておくことに
より、ウォッチドッグタイマをクリアすることが可能で
あり、もし、デコーダ３の出力が、長い時間ハイレベル
にならない場合、すなわちプログラムがデッドループに
入り込んだ場合には、ウォッチドッグタイマ６のキャリ
ー信号が発生され、割込制御回路の制御により割込処理
が実行され、プログラムが暴走したことを検出すること
ができる。以上のように、プログラムに応じてウォ・ソ
チドッグタイマ６をクリアしたいアドレスを決め、この
アドレスをデコードするようにデコーダ３を設定してお
くことにより、従来、命令にてウォッチドッグタイマを
クリアすることと同様の機能を実現することができる。

尚、デコーダ３において、アドレスがどのような値にな
った時に、デコード出力信号をアクティブにするかは、
例えば第２図のアンド回路の入力にどのアドレス信号を
入力するかで決定され、この設定は、例えばマイクロコ
ンピュータを製造する段階で行なえばよい。

又、デコーダ３の代わりに、第３図に示すように連想メ
モリセルアレイ１０のウオッチドックタイマ６をクリア
したいアドレスを記憶しておき、プログラムカウンタ１
の出力と、連想メモリセルアレイ１０の中に記憶された
アドレスが一致した場合には、一致信号をアクティブに
して、オア回路４に入力するように構成することら可能
である。

〔発明の効果〕

以上説明したように本発明は、プログラムカウンタが所
定のアドレスを発生したことを検出して、ウォッチドッ
グタイマをクリアするように成したことにより、プログ
ラムメモリサイズを減少することなく、ウォッチドッグ
タイマ機能を実現することができ、より高機能な応用プ
ログラムを生成できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図のデコーダにおける具体的な例を示す回路図、第
３図は本発明の第２の実施例を示すブロック図である。 １・・・プログラムカウンタ、２・・・プログラムメモ
リ、３・・・デコーダ、４・・・オア回路、５・・・ア
ンド回路、６・・・ウォッチドッグタイマ、７・・・割
込制御回路、Ａ２．Ａｌ、ＡＯ・・・アドレス信号、８
・・・アンド回路９の出力信号、９・・・アンド回路、
１０・・・連ハ ＄　ｌ　菌

Claims (1)

【特許請求の範囲】
1. 命令を格納するプログラムメモリ手段と、該プログラム
   メモリ手段のアドレスを指定するアドレス信号を発生す
   るプログラムカウンタ手段と、前記アドレス信号が所定
   アドレスになったことを検出するアドレス検出手段と、
   該アドレス検出手段の検出信号によりクリアされ、所定
   時間を計時するタイマ手段と、該タイマ手段が所定時間
   を計時したことにより割込処理を実行する割込制御手段
   とを備えたことを特徴としたマイクロコンピュータ。