JPH01211128A - マイクロプロセッサにおける事象検出方式 - Google Patents

マイクロプロセッサにおける事象検出方式

Info

Publication number
JPH01211128A
JPH01211128A JP3661188A JP3661188A JPH01211128A JP H01211128 A JPH01211128 A JP H01211128A JP 3661188 A JP3661188 A JP 3661188A JP 3661188 A JP3661188 A JP 3661188A JP H01211128 A JPH01211128 A JP H01211128A
Authority
JP
Japan
Prior art keywords
task
microprocessor
address
identifier
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3661188A
Other languages
English (en)
Inventor
Kiyoshi Yoneda
潔 米田
Akira Kataoka
亮 片岡
Shiyuuichi Hiroya
修一 廣屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI MICOM TECHNOL KK
NEC Corp
Original Assignee
NIPPON DENKI MICOM TECHNOL KK
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI MICOM TECHNOL KK, NEC Corp filed Critical NIPPON DENKI MICOM TECHNOL KK
Priority to JP3661188A priority Critical patent/JPH01211128A/ja
Publication of JPH01211128A publication Critical patent/JPH01211128A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、タスク毎に個別のアドレス空間を設定できる
ストアードプロダラム方式のマイクロプロセッサに関す
る。
(従来の技術) 従来のストアードプロダラム方式のマイクロプロセッサ
では、プログラムデバッグにおいて、処理手順中のある
事象を検出するのに、プログラム領域、あるいはデータ
領域へのアクセス時に出力されるアドレスを用いて行っ
ていた。
(発明が解決しようとする問題点) 上述した従来型のタスク毎に個別のアドレス空間を設定
できるマイクロプロセッサでは、同じアドレスが個々の
空間毎に多数存在するので、マイクロプロセッサから出
力されるアドレスだけを利用したのでは、他のタスクの
アドレス空間と区別がつかず、タスク毎の特定事象を検
出することができないという問題があった。
(問題点を解決するための手段) 本発明のマイクロプロセッサにおいてはタスク切り替え
時に、タスク識別子とタスク識別子出力中というステー
タスを出力するという特徴を有している。
(実施例) 次に、本発明について図面を参照して説明する。第1図
は、タスク毎に個別のアドレス空間を設定できるマイク
ロプロセッサの動作の時間的流れである。期間1ではタ
スク1を実行、期間2ではタスク2を実行、期間3では
タスク3を実行している。例えば、タスク2の処理中に
出力されるあるアドレスで実行を止めようとしたとき、
それがタスク1の処理中に出力されるあるアドレスと同
一であったならば、従来技術ではタスク1の処理中に出
力されるアドレスのほうで止まってしまう。そこで新た
に、第1図に示すようにタスク切り替え時、マイクロプ
ロセッサにタスク識別子を出力させる。以下、第2図を
用いて説明する。本発明では事象設定部4を設け、検出
したい事象として、タスク識別子とタスク内のアドレス
をあらかじめ設定しておく。タスク識別子記憶部2を設
け、タスク識別子出力中というステータスによりタスク
切替えを認識し、このときにマイクロプロセッサから出
力されるタスク識別子を記憶しておく。事象比較部3で
は、事象設定部にあらかじめ設定しておいたタスク識別
子とアドレスの対からなる事象と、マイクロプロセッサ
から出力されたア、ドレス及びタスク識別子記憶部に記
憶されたタスク識別子とを比較することによって事象を
検出する。このようにすれば止めようとしているタスク
のアドレスであることが判断でき、タスク2の処理中に
出力されるあるアドレスで実行を止めようとしたときに
はそこでマイクロプロセッサの実行を止めることができ
る。
(発明の効果) 以上説明したようにタスク毎に個別のアドレス空間を設
定できるマイクロプロセッサでは、同じアドレスが個々
の空間毎に多数存在するが、本発明ではタスク切り替え
時にマイクロプロセッサにタスク識別子をタスク識別子
出力中というステータスの出力タイミングで出力させる
ことにより、アクセス時に出力されるアドレスを利用し
てタスク毎の事象を検出することができるという効果が
ある。
【図面の簡単な説明】
第1図はタスク毎に個別のアドレス空間を設定できるマ
イクロプロセッサの動作の時間的流れとタスク識別子の
出力を示す図、第2図はタスク毎に個別のアドレス空間
を設定できるマイクロプロセッサと外部回路の様子であ
る。 図において1はマイクロプロセッサ、2はタスク識別子
記憶部、3は事象比較部、4は事象設定部、5は外部回
路をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. タスク毎に個別のアドレス空間を設定できるストアート
    プログラム方式のマイクロプロセッサにおける事象検出
    方式であって、タスク切り替え時にタスク識別子とタス
    ク識別子出力中というステータスを出力するとともに、
    タスクアドレスを出力するマイクロプロセッサと、前も
    って設定されたタスク識別子とアドレスとを記憶する事
    象設定部と、前記マイクロプロセッサから供給されるタ
    スク識別子及びアドレスと前記事象設定部に格納された
    タスク識別子及びアドレスとを比較することにより事象
    を検出する比較部とからなるマイクロプロセッサにおけ
    る事象検出方式。
JP3661188A 1988-02-19 1988-02-19 マイクロプロセッサにおける事象検出方式 Pending JPH01211128A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3661188A JPH01211128A (ja) 1988-02-19 1988-02-19 マイクロプロセッサにおける事象検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3661188A JPH01211128A (ja) 1988-02-19 1988-02-19 マイクロプロセッサにおける事象検出方式

Publications (1)

Publication Number Publication Date
JPH01211128A true JPH01211128A (ja) 1989-08-24

Family

ID=12474597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3661188A Pending JPH01211128A (ja) 1988-02-19 1988-02-19 マイクロプロセッサにおける事象検出方式

Country Status (1)

Country Link
JP (1) JPH01211128A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62290942A (ja) * 1986-06-09 1987-12-17 Nec Corp デバツガ起動方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62290942A (ja) * 1986-06-09 1987-12-17 Nec Corp デバツガ起動方式

Similar Documents

Publication Publication Date Title
JPH01211128A (ja) マイクロプロセッサにおける事象検出方式
JPH01286029A (ja) マイクロプログラムのパッチ方式
JPH01211129A (ja) 情報処理装置
US5497481A (en) Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests
JPH03113646A (ja) トレース回路
JPH06309236A (ja) メモリの不正書込み検出回路
JPS63316146A (ja) マイクロコンピユ−タ
JPS6270947A (ja) デバグ割込み制御方式
JPH04128961A (ja) マルチプロセッサ制御方式
JPH02278446A (ja) メモリアクセス制御回路
JPH03265038A (ja) アドレス記憶制御方式
JPS6310242A (ja) 制御装置
JPH02130792A (ja) メモリアクセス制御回路
JPH04182839A (ja) マイクロプログラムのデバッグ方式
JPH02244235A (ja) トレーサ装置
JPH01185738A (ja) アドレストレース回路
JPH0236636A (ja) データリンクシステム
JPH0362233A (ja) アドレスマッチタイミングトレース機構
JPH0216645A (ja) 異常検出回路
JPH02201662A (ja) トレース制御方式
JPH04142852A (ja) 通信制御装置におけるトレース情報収集方式
JPS6166293A (ja) 主記憶装置
JPH01282649A (ja) 選択可能型デバグ方式
JPH02159643A (ja) Cpu監視回路
JPH04127333A (ja) アプリケーションタスクの障害検出方式