JPH06309236A - メモリの不正書込み検出回路 - Google Patents
メモリの不正書込み検出回路Info
- Publication number
- JPH06309236A JPH06309236A JP5094041A JP9404193A JPH06309236A JP H06309236 A JPH06309236 A JP H06309236A JP 5094041 A JP5094041 A JP 5094041A JP 9404193 A JP9404193 A JP 9404193A JP H06309236 A JPH06309236 A JP H06309236A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- management table
- contents
- memory management
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成でメモリの不正書込みを容易に検
出する。 【構成】 メモリ1はページ単位で分割されている。メ
モリ管理テーブル2は、メモリ1の各ページについて、
コード/データの識別情報及びチェックデータを格納す
る。メモリ管理テーブル作成手段3は、メモリ1の内容
からメモリ管理テーブル2を作成する。メモリチェック
手段4は、メモリ管理テーブル2の内容に基づいてメモ
リ1の内容をチェックする。
出する。 【構成】 メモリ1はページ単位で分割されている。メ
モリ管理テーブル2は、メモリ1の各ページについて、
コード/データの識別情報及びチェックデータを格納す
る。メモリ管理テーブル作成手段3は、メモリ1の内容
からメモリ管理テーブル2を作成する。メモリチェック
手段4は、メモリ管理テーブル2の内容に基づいてメモ
リ1の内容をチェックする。
Description
【0001】
【産業上の利用分野】本発明は、メモリ管理方式に関
し、特にメモリの不正書込み検出回路に関する。
し、特にメモリの不正書込み検出回路に関する。
【0002】
【従来の技術】従来のメモリ管理方式は、次に述べるよ
うな、2種類のメモリ管理テーブルを使用している。そ
の1つは、ページ単位で分割されたメモリの各ページに
ついて、読込みや書込み等のアクセス権を定めたメモリ
管理テーブルである。このようなメモリ管理テーブルは
メモリアクセス権管理テーブルと呼ばれる(例えば、特
開平1−231148号公報参照)。他の1つは、ペー
ジ単位で分割されたメモリの各ページについて、アクセ
ス権を持つタスクを定めたメモリ管理テーブルである。
このようなメモリ管理テーブルはメモリタスク管理テー
ブルと呼ばれる。
うな、2種類のメモリ管理テーブルを使用している。そ
の1つは、ページ単位で分割されたメモリの各ページに
ついて、読込みや書込み等のアクセス権を定めたメモリ
管理テーブルである。このようなメモリ管理テーブルは
メモリアクセス権管理テーブルと呼ばれる(例えば、特
開平1−231148号公報参照)。他の1つは、ペー
ジ単位で分割されたメモリの各ページについて、アクセ
ス権を持つタスクを定めたメモリ管理テーブルである。
このようなメモリ管理テーブルはメモリタスク管理テー
ブルと呼ばれる。
【0003】また、これらのメモリ管理テーブルは、通
常、メモリとは別のハードウェアが設けられ、さらにメ
モリ管理テーブルに基づくメモリの不正書込みの検出に
ついても、ハードウェアを設けている。
常、メモリとは別のハードウェアが設けられ、さらにメ
モリ管理テーブルに基づくメモリの不正書込みの検出に
ついても、ハードウェアを設けている。
【0004】また、特開平2−211562号公報に
は、メモリを一定の大きさに分割して割当対象ブロック
を一つおきに配置し、ブロック返却時に割り当て対象と
なっていないブロックが変更されているか否かをチェッ
クすることにより、不当にメモリが破壊されていないか
をチェックすることができる情報処理システムが開示さ
れている。
は、メモリを一定の大きさに分割して割当対象ブロック
を一つおきに配置し、ブロック返却時に割り当て対象と
なっていないブロックが変更されているか否かをチェッ
クすることにより、不当にメモリが破壊されていないか
をチェックすることができる情報処理システムが開示さ
れている。
【0005】さらに、特開平3−132845号公報に
は、メモリセルへのアクセス時に、メモリセルのアクセ
ス権とプログラムが持つアクセス権とを比較し、アクセ
ス権が認められないときにはメモリセルへのアクセスを
できないようにアドレスフォールトを発生させることに
より、アクセス権のないプログラムによるメモリセルの
内容の破壊を有効に防止することができる共用メモリプ
ールでのメモリセル破壊防止方式が開示されている。
は、メモリセルへのアクセス時に、メモリセルのアクセ
ス権とプログラムが持つアクセス権とを比較し、アクセ
ス権が認められないときにはメモリセルへのアクセスを
できないようにアドレスフォールトを発生させることに
より、アクセス権のないプログラムによるメモリセルの
内容の破壊を有効に防止することができる共用メモリプ
ールでのメモリセル破壊防止方式が開示されている。
【0006】
【発明が解決しようとする課題】従来のメモリ管理方式
では、メモリの不正書込みに関して厳重なチェックが行
える反面、ページ単位での読込み・書込み等のアクセス
権の設定やページ単位でのアクセス権を持つタスクの設
定は、プログラマがプログラム内容を十分に検討して行
う必要がある。このような例としては、複数のタスクか
ら参照されるメモリページ等があげられる。
では、メモリの不正書込みに関して厳重なチェックが行
える反面、ページ単位での読込み・書込み等のアクセス
権の設定やページ単位でのアクセス権を持つタスクの設
定は、プログラマがプログラム内容を十分に検討して行
う必要がある。このような例としては、複数のタスクか
ら参照されるメモリページ等があげられる。
【0007】また、従来のメモリの不正書込み検出回路
では、ハードウェアの使用が不可欠であった。いずれに
しても、従来提案されているメモリの不正書込み検出回
路は、構成が複雑であり、容易にメモリの不正書込みを
検出することができない。
では、ハードウェアの使用が不可欠であった。いずれに
しても、従来提案されているメモリの不正書込み検出回
路は、構成が複雑であり、容易にメモリの不正書込みを
検出することができない。
【0008】本発明の目的は、簡単な構成でメモリの不
正書込みを容易に検出することができるメモリの不正書
込み検出回路を提供することにある。
正書込みを容易に検出することができるメモリの不正書
込み検出回路を提供することにある。
【0009】本発明の他の目的は、ソフトウェアを使用
してメモリの不正書込み検出することができるメモリの
不正書込み検出回路を提供することにある。
してメモリの不正書込み検出することができるメモリの
不正書込み検出回路を提供することにある。
【0010】
【課題を解決するための手段】本発明によれば、ページ
単位で分割されたメモリと、このメモリの各ページにつ
いてコード/データの識別情報及びチェックデータを格
納するメモリ管理テーブルと、メモリの内容からメモリ
管理テーブルを生成するメモリ管理テーブル作成手段
と、メモリ管理テーブルの内容に基づいてメモリの内容
のチェックを行うメモリチェック手段とを有することを
特徴とするメモリの不正書込み検出回路が得られる。
単位で分割されたメモリと、このメモリの各ページにつ
いてコード/データの識別情報及びチェックデータを格
納するメモリ管理テーブルと、メモリの内容からメモリ
管理テーブルを生成するメモリ管理テーブル作成手段
と、メモリ管理テーブルの内容に基づいてメモリの内容
のチェックを行うメモリチェック手段とを有することを
特徴とするメモリの不正書込み検出回路が得られる。
【0011】
【作用】メモリ管理テーブル作成手段は、プログラムの
ロード時に、メモリの内容からメモリ管理テーブルを生
成する。メモリチェック手段は、CPUのアイドルタイ
ムに、メモリ管理テーブルの内容に基づいてメモリの内
容のチェックを行う。
ロード時に、メモリの内容からメモリ管理テーブルを生
成する。メモリチェック手段は、CPUのアイドルタイ
ムに、メモリ管理テーブルの内容に基づいてメモリの内
容のチェックを行う。
【0012】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0013】図1に本発明の一実施例によるメモリの不
正書込み検出回路を示す。図示のメモリの不正書込み検
出回路は、メモリ1と、メモリ管理テーブル2と、メモ
リ管理テーブル作成手段3と、メモリチェック手段4と
を有する。
正書込み検出回路を示す。図示のメモリの不正書込み検
出回路は、メモリ1と、メモリ管理テーブル2と、メモ
リ管理テーブル作成手段3と、メモリチェック手段4と
を有する。
【0014】メモリ1はページ単位に分割されている。
メモリ管理テーブル2はメモリ1の各ページについて、
コード/データの識別情報及びチェックデータを格納す
る。メモリ管理テーブル作成手段3はメモリ1の内容か
らメモリ管理テーブル2を作成する。メモリチェック手
段4はメモリ1とメモリ管理テーブル2の整合性をチェ
ックする。
メモリ管理テーブル2はメモリ1の各ページについて、
コード/データの識別情報及びチェックデータを格納す
る。メモリ管理テーブル作成手段3はメモリ1の内容か
らメモリ管理テーブル2を作成する。メモリチェック手
段4はメモリ1とメモリ管理テーブル2の整合性をチェ
ックする。
【0015】次に、図1を参照して、本実施例のメモリ
の不正書込み検出回路の動作について説明する。まず、
メモリ1にプログラムをロードした時、使用したページ
についてメモリ管理テーブル作成手段3を用いてメモリ
管理テーブル2を作成する。メモリ管理テーブル2は、
メモリ1の各ページが(インストラクション)コード領
域かデータ領域かの識別情報と、メモリ1の各ページの
チェックデータを保持している。コード/データの識別
情報は、プログラムに指定してある値を使用することも
可能であるが、データ領域として使用するページはペー
ジ内のすべてのメモリの値が0であるように設定してお
けば、メモリ管理テーブル作成手段3でコード/データ
の識別を自動的に判断することも可能である。チェック
データについては、ページ内のメモリ内容のチェックサ
ム、CRC(巡回検査文字)等を使用することが可能で
ある。
の不正書込み検出回路の動作について説明する。まず、
メモリ1にプログラムをロードした時、使用したページ
についてメモリ管理テーブル作成手段3を用いてメモリ
管理テーブル2を作成する。メモリ管理テーブル2は、
メモリ1の各ページが(インストラクション)コード領
域かデータ領域かの識別情報と、メモリ1の各ページの
チェックデータを保持している。コード/データの識別
情報は、プログラムに指定してある値を使用することも
可能であるが、データ領域として使用するページはペー
ジ内のすべてのメモリの値が0であるように設定してお
けば、メモリ管理テーブル作成手段3でコード/データ
の識別を自動的に判断することも可能である。チェック
データについては、ページ内のメモリ内容のチェックサ
ム、CRC(巡回検査文字)等を使用することが可能で
ある。
【0016】次に、メモリ1に不当な書込みがあったか
どうかを検知する場合について説明する。この場合、メ
モリチェック手段4を用いて、メモリ管理テーブル2と
メモリ1との整合性をチェックする。メモリチェック手
段4では、メモリ管理テーブル2でコード領域とされて
いるページについて、その内容から計算したチェックデ
ータとメモリ管理テーブル2のチェックデータとが一致
するかをチェックする。もし、一致しない場合は、不正
な書込みがあったと判断される。なお、データ領域につ
いては、通常、メモリ内容の書換えが行われるため、チ
ェックデータによるチェックは行われない。
どうかを検知する場合について説明する。この場合、メ
モリチェック手段4を用いて、メモリ管理テーブル2と
メモリ1との整合性をチェックする。メモリチェック手
段4では、メモリ管理テーブル2でコード領域とされて
いるページについて、その内容から計算したチェックデ
ータとメモリ管理テーブル2のチェックデータとが一致
するかをチェックする。もし、一致しない場合は、不正
な書込みがあったと判断される。なお、データ領域につ
いては、通常、メモリ内容の書換えが行われるため、チ
ェックデータによるチェックは行われない。
【0017】なお、本発明のメモリの不正書込み検出回
路は、すべてソフトウェアによって行うことが可能であ
る。この場合には、メモリ管理テーブル作成手段3はプ
ログラムのロード時に行い、メモリチェック手段4はC
PUのアイドルタイムに行うことになる。
路は、すべてソフトウェアによって行うことが可能であ
る。この場合には、メモリ管理テーブル作成手段3はプ
ログラムのロード時に行い、メモリチェック手段4はC
PUのアイドルタイムに行うことになる。
【0018】
【発明の効果】以上説明したように本発明は、プログラ
マがメモリ管理テーブルの設定を行わなくても、メモリ
の不正書込みの検出が行えるばかりでなく、ソフトウェ
アによってもメモリの不正書込みの検出が行えるという
効果を奏する。
マがメモリ管理テーブルの設定を行わなくても、メモリ
の不正書込みの検出が行えるばかりでなく、ソフトウェ
アによってもメモリの不正書込みの検出が行えるという
効果を奏する。
【図1】本発明の一実施例によるメモリの不正書込み検
出回路を示すブロックである。
出回路を示すブロックである。
1 メモリ 2 メモリ管理テーブル 3 メモリ管理テーブル作成手段 4 メモリチェック手段
Claims (6)
- 【請求項1】 ページ単位で分割されたメモリと、 該メモリの各ページについてコード/データの識別情報
及びチェックデータを格納するメモリ管理テーブルと、 前記メモリの内容から前記メモリ管理テーブルを生成す
るメモリ管理テーブル作成手段と、 前記メモリ管理テーブルの内容に基づいて前記メモリの
内容のチェックを行うメモリチェック手段とを有するこ
とを特徴とするメモリの不正書込み検出回路。 - 【請求項2】 前記メモリチェック手段は、前記識別情
報によりコード領域とされているページについてのみ前
記メモリの内容のチェックを行うことを特徴とする、請
求項1記載のメモリの不正書込み検出回路。 - 【請求項3】 前記メモリ管理テーブル作成手段及び前
記メモリチェック手段はソフトウェアによって行われ
る、請求項1記載のメモリの不正書込み検出回路。 - 【請求項4】 前記チェックデータが前記ページ内のメ
モリ内容のチェックサムである、請求項1記載のメモリ
の不正書込み検出回路。 - 【請求項5】 前記チェックデータが巡回検査文字であ
る、請求項1記載のメモリの不正書込み検出回路。 - 【請求項6】 ページ単位で分割されたメモリと、該メ
モリの各ページについてコード/データの識別情報及び
チェックデータを格納するメモリ管理テーブルとを有す
る情報処理システムの前記メモリの不正書込みを検出す
る方法において、 プログラムのロード時に、前記メモリの内容から前記メ
モリ管理テーブルを生成し、 CPUのアイドルタイムに、前記メモリ管理テーブルの
内容に基づいて前記メモリの内容のチェックを行うステ
ップを含むことを特徴とするメモリの不正書込み検出方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5094041A JPH06309236A (ja) | 1993-04-21 | 1993-04-21 | メモリの不正書込み検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5094041A JPH06309236A (ja) | 1993-04-21 | 1993-04-21 | メモリの不正書込み検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06309236A true JPH06309236A (ja) | 1994-11-04 |
Family
ID=14099492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5094041A Pending JPH06309236A (ja) | 1993-04-21 | 1993-04-21 | メモリの不正書込み検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06309236A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007220105A (ja) * | 2006-02-17 | 2007-08-30 | Samsung Electronics Co Ltd | 整合性測定装置及び方法 |
JP2011005674A (ja) * | 2009-06-24 | 2011-01-13 | Sharp Corp | 画像形成装置、メモリ制御回路、及び、メモリ回路 |
JP2019195126A (ja) * | 2018-05-01 | 2019-11-07 | コニカミノルタ株式会社 | 画像処理装置および制御プログラム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04542A (ja) * | 1990-04-17 | 1992-01-06 | Pfu Ltd | メモリチェック方式 |
-
1993
- 1993-04-21 JP JP5094041A patent/JPH06309236A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04542A (ja) * | 1990-04-17 | 1992-01-06 | Pfu Ltd | メモリチェック方式 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007220105A (ja) * | 2006-02-17 | 2007-08-30 | Samsung Electronics Co Ltd | 整合性測定装置及び方法 |
JP2011005674A (ja) * | 2009-06-24 | 2011-01-13 | Sharp Corp | 画像形成装置、メモリ制御回路、及び、メモリ回路 |
JP2019195126A (ja) * | 2018-05-01 | 2019-11-07 | コニカミノルタ株式会社 | 画像処理装置および制御プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7380245B1 (en) | Technique for detecting corruption associated with a stack in a storage device | |
US20050086517A1 (en) | Page granular curtained memory via mapping control | |
US20100082927A1 (en) | Secure memory interface | |
US7296138B1 (en) | Method and apparatus to hook shared libraries across all processes on windows | |
US6785883B1 (en) | Software system for tracing data | |
JPH06309236A (ja) | メモリの不正書込み検出回路 | |
US20010049794A1 (en) | Write protection software for programmable chip | |
JPH09106690A (ja) | コピー防止機能付きrom | |
JPS6220583B2 (ja) | ||
JPS6346466B2 (ja) | ||
JPH01201751A (ja) | メモリー保護装置 | |
KR920002829B1 (ko) | 메모리 액세스 제어 시스템 | |
JPH08241194A (ja) | ビデオゲームシステム、情報処理装置、及びそ のソフトウエア貯蔵手段 | |
JP2533931B2 (ja) | 動的割当て領域のデ―タ内容保護方式 | |
JPH05225361A (ja) | レジスタ書換え方式 | |
JPS6035694B2 (ja) | 主記憶保護方式 | |
JPH05342094A (ja) | コンピュータ装置 | |
JPH0480860A (ja) | プログラムロード方式 | |
JP2635777B2 (ja) | プログラマブル・コントローラ | |
JP3047839B2 (ja) | シングルチップ・マイクロコンピュータ | |
JPS63250753A (ja) | メモリアクセスチエツク方式 | |
JPH02310750A (ja) | ミッシングページ処理方式 | |
JP2677043B2 (ja) | プログラム開発支援装置 | |
JPS59121455A (ja) | プレフイクシング方式 | |
JPS62212852A (ja) | 記憶保護方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960305 |