JPH02244235A - トレーサ装置 - Google Patents
トレーサ装置Info
- Publication number
- JPH02244235A JPH02244235A JP1063824A JP6382489A JPH02244235A JP H02244235 A JPH02244235 A JP H02244235A JP 1063824 A JP1063824 A JP 1063824A JP 6382489 A JP6382489 A JP 6382489A JP H02244235 A JPH02244235 A JP H02244235A
- Authority
- JP
- Japan
- Prior art keywords
- trace
- address
- data
- trace data
- same
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000700 radioactive tracer Substances 0.000 title claims description 10
- 230000015654 memory Effects 0.000 claims abstract description 36
- 238000001514 detection method Methods 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理装置のトレーサ装置に関し、特に
同一トレースデータが連続している場合のトレース制御
を行なうトレーサ装置に関する。
同一トレースデータが連続している場合のトレース制御
を行なうトレーサ装置に関する。
従来、この種のトレーサ装置は、トレースデータを時間
軸に従って毎回トレースメモリに格納してい九。
軸に従って毎回トレースメモリに格納してい九。
しかしながらトレースメモリは一般に小容量のものであ
るので、従来のトレース装置によってトレースデータを
毎回トレースメモリに格納する場合には、トレースメモ
リの有効利用が図れないという欠点があった。
るので、従来のトレース装置によってトレースデータを
毎回トレースメモリに格納する場合には、トレースメモ
リの有効利用が図れないという欠点があった。
本発明はこのような従来の欠点を改善したもので、その
目的は、トレースデータをトレースメモリに格納する際
にトレースメモリを有効に利用することの可能なトレー
ス装置を提供することにある。
目的は、トレースデータをトレースメモリに格納する際
にトレースメモリを有効に利用することの可能なトレー
ス装置を提供することにある。
本発明のトレーサ装置は、同一トレースデータが連続し
ていることを検出する検出手段と、同一トレースデータ
の連続回数をカウントする計数手段と、トレースデータ
と同一トレースデータのカウント値との対応を取ってト
レースメモリに格納する格納手段とを有している・ 〔作用〕 検出手段で同一トレースデータが連続していることを検
出すると、計数手段では同一トレースデータの連続回数
をカウントする。格納手段は、トレースデータをカウン
ト値との対応をとってトレースメモリに格納する。
ていることを検出する検出手段と、同一トレースデータ
の連続回数をカウントする計数手段と、トレースデータ
と同一トレースデータのカウント値との対応を取ってト
レースメモリに格納する格納手段とを有している・ 〔作用〕 検出手段で同一トレースデータが連続していることを検
出すると、計数手段では同一トレースデータの連続回数
をカウントする。格納手段は、トレースデータをカウン
ト値との対応をとってトレースメモリに格納する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成図である。
なお本実施例では、データ処理装置におけるマイクロプ
ログラムの動作をトレースする場合について説明する。
ログラムの動作をトレースする場合について説明する。
第１図において、制御メモリ８には、マイクロプログラ
ムが格納されており、制御メモリ８内のマイクロプログ
ラムは、制御メモリアドレス９によって読み出され、所
定の動作を行なうようになっている。
ムが格納されており、制御メモリ８内のマイクロプログ
ラムは、制御メモリアドレス９によって読み出され、所
定の動作を行なうようになっている。
制御メモリアドレス９は、トレースデータとしてフェッ
チされ、トレースメモリ１．２には、トレースデータと
してのアドレスがトレースされるようになっている。ト
レースメモリ１，２のアドレスは、トレーサアドレス４
．！：、）レースアドレス更新回路７とによって順次更
新され、これによりて時間軸上のトレースが実現される
ようになっている。
チされ、トレースメモリ１．２には、トレースデータと
してのアドレスがトレースされるようになっている。ト
レースメモリ１，２のアドレスは、トレーサアドレス４
．！：、）レースアドレス更新回路７とによって順次更
新され、これによりて時間軸上のトレースが実現される
ようになっている。
さらに本実施例では、制御メモリアドレス９と制御メモ
リアドレス９の１サイクル遅れのトレースデータ３との
一致を検出する一致検出回路６と、同一トレースデータ
の連続回数をカウントするカウンタ回路５とが設けられ
ている。
リアドレス９の１サイクル遅れのトレースデータ３との
一致を検出する一致検出回路６と、同一トレースデータ
の連続回数をカウントするカウンタ回路５とが設けられ
ている。
次にこのような構成のトレーサ装置の動作を説明する。
一般にマイクロプログラムの動作をトレースするにはマ
イクロプログラムの読み出しアドレスをトレースするこ
とで実現できる。
イクロプログラムの読み出しアドレスをトレースするこ
とで実現できる。
第１図においてマイクロプログラムが格納されている制
御メモリ８は、制御メモリアドレス９により読み出され
所定の動作を行なっていく。そこで制御メモリアドレス
９をトレースメモリ１．２にトレースすることによシマ
イクロプログラムの動作がトレースできる。トレースメ
モリ１，２の７ドＶスハトレーサアドレス４とトレース
アドレス更新回路７とで順次更新することにより時間軸
上のトレースを実現する。
御メモリ８は、制御メモリアドレス９により読み出され
所定の動作を行なっていく。そこで制御メモリアドレス
９をトレースメモリ１．２にトレースすることによシマ
イクロプログラムの動作がトレースできる。トレースメ
モリ１，２の７ドＶスハトレーサアドレス４とトレース
アドレス更新回路７とで順次更新することにより時間軸
上のトレースを実現する。
しかしながら制御メモリアドレス９は制御メモリ８の内
容により同一データを示す場合が多々ある。例えばマイ
クロプログラム動作がアイドル状態になった場合、ある
いは他制両部からの応答待ちを行なっている場合等があ
る。本実施例ではこの様な状態になった事を制御メモリ
アドレス９と制御メモリアドレス９の１サイクル遅れの
トレースデータ３とを一致検出回路６により検出する。
容により同一データを示す場合が多々ある。例えばマイ
クロプログラム動作がアイドル状態になった場合、ある
いは他制両部からの応答待ちを行なっている場合等があ
る。本実施例ではこの様な状態になった事を制御メモリ
アドレス９と制御メモリアドレス９の１サイクル遅れの
トレースデータ３とを一致検出回路６により検出する。
ここで一致を検出したならば、トレースアドレス更新回
路７におけるトレースアドレス４の更新をすると同時に
カウンタ回°路５により一致の連続回数のカウントを開
始し、そのカウント値は、トレースアドレス４の指定に
よりトレースメモ１月、２に格納される。これに対して
一致検出回路により一致を検出しなければトレースアド
レス４はトレースアドレス更新回路により更新される。
路７におけるトレースアドレス４の更新をすると同時に
カウンタ回°路５により一致の連続回数のカウントを開
始し、そのカウント値は、トレースアドレス４の指定に
よりトレースメモ１月、２に格納される。これに対して
一致検出回路により一致を検出しなければトレースアド
レス４はトレースアドレス更新回路により更新される。
同時にカウンタ回路５はクリヤされる。
以上説明したように本発明によれば、同一トレースデー
タが連続している場合は、同一トレースデータの連続回
数をトレースデータとの対応を取ってトレースメモリ上
に格納するようにしているので、少ないトレースメモリ
を有効に利用できるという効果がある。
タが連続している場合は、同一トレースデータの連続回
数をトレースデータとの対応を取ってトレースメモリ上
に格納するようにしているので、少ないトレースメモリ
を有効に利用できるという効果がある。
第１図は本発明の一実施例である。
第１図において、
１．２・・・トレースメモリ、３・・・トレースデータ
、４・・・）Ｖ−４７ドレス、５・・・カウンタ回路、
６・・・一致検出回路、７・・・トレーサアドレス更新
回路、８・・・制御メモリ、９・・・制御メモリアドレ
ス。 １．八 弁理上 山 下 々λ 平 ＼ −ム
、４・・・）Ｖ−４７ドレス、５・・・カウンタ回路、
６・・・一致検出回路、７・・・トレーサアドレス更新
回路、８・・・制御メモリ、９・・・制御メモリアドレ
ス。 １．八 弁理上 山 下 々λ 平 ＼ −ム
Claims (1)
- トレースデータを時間軸でトレースするトレース装置に
おいて、同一トレースデータが連続していることを検出
する検出手段と、同一トレースデータの連続回数をカウ
ントする計数手段と、トレースデータと前記同一トレー
スデータのカウント値との対応を取ってトレースメモリ
に格納する格納手段とを有していることを特徴とするト
レーサ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1063824A JPH02244235A (ja) | 1989-03-17 | 1989-03-17 | トレーサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1063824A JPH02244235A (ja) | 1989-03-17 | 1989-03-17 | トレーサ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02244235A true JPH02244235A (ja) | 1990-09-28 |
Family
ID=13240498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1063824A Pending JPH02244235A (ja) | 1989-03-17 | 1989-03-17 | トレーサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02244235A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7496792B2 (en) | 2002-10-15 | 2009-02-24 | Stmicroelectronics S.A. | Repeat digital message transmission between a microprocessor monitoring circuit and an analyzing tool |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6184746A (ja) * | 1984-10-01 | 1986-04-30 | Nec Corp | トレ−サ・メモリ・デ−タ記録回路 |
| JPS62272333A (ja) * | 1986-05-21 | 1987-11-26 | Nec Corp | トレ−サ方式 |
-
1989
- 1989-03-17 JP JP1063824A patent/JPH02244235A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6184746A (ja) * | 1984-10-01 | 1986-04-30 | Nec Corp | トレ−サ・メモリ・デ−タ記録回路 |
| JPS62272333A (ja) * | 1986-05-21 | 1987-11-26 | Nec Corp | トレ−サ方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7496792B2 (en) | 2002-10-15 | 2009-02-24 | Stmicroelectronics S.A. | Repeat digital message transmission between a microprocessor monitoring circuit and an analyzing tool |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2818415B2 (ja) | バッファ記憶装置 | |
| JPH02244235A (ja) | トレーサ装置 | |
| JP2528990Y2 (ja) | Ｅｅｐｒｏｍの書込装置 | |
| JP2666182B2 (ja) | Ｉｃカード | |
| JPH04130932A (ja) | アドレストレースメモリ | |
| JP2679163B2 (ja) | 演算例外発生命令情報検出回路 | |
| JPH03265038A (ja) | アドレス記憶制御方式 | |
| JPH01211128A (ja) | マイクロプロセッサにおける事象検出方式 | |
| JPH0465712A (ja) | 情報処理装置 | |
| JPH05100903A (ja) | アドレストレーサ | |
| JPS60193257U (ja) | 自動塗装機の塗布量異常検出装置 | |
| JPS6155137B2 (ja) | ||
| JPH04361335A (ja) | トレーサの書込み制御回路 | |
| JPH01185738A (ja) | アドレストレース回路 | |
| JPH02249040A (ja) | 情報履歴記憶回路 | |
| JPS61131051A (ja) | トレ−スデ−タ記憶方式 | |
| JPH0482077A (ja) | Ｆｉｆｏメモリ | |
| JPH03177959A (ja) | ストアバッファ制御装置 | |
| JPS61148543A (ja) | メモリアクセスリクエスト処理方式 | |
| JPH04171588A (ja) | 画像メモリ書き込み装置 | |
| JPH01290052A (ja) | キャッシュメモリ | |
| JPS6184746A (ja) | トレ−サ・メモリ・デ−タ記録回路 | |
| JPS58122150U (ja) | メモリへの不正アクセス検出回路 | |
| JPS6095650U (ja) | スタツクのオ−バフロ−検出回路 | |
| JPH0423040A (ja) | 情報処理装置 |