JPH04361335A - トレーサの書込み制御回路 - Google Patents
トレーサの書込み制御回路Info
- Publication number
- JPH04361335A JPH04361335A JP3137344A JP13734491A JPH04361335A JP H04361335 A JPH04361335 A JP H04361335A JP 3137344 A JP3137344 A JP 3137344A JP 13734491 A JP13734491 A JP 13734491A JP H04361335 A JPH04361335 A JP H04361335A
- Authority
- JP
- Japan
- Prior art keywords
- data
- write
- control circuit
- group
- match
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000700 radioactive tracer Substances 0.000 title claims abstract description 26
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 230000005055 memory storage Effects 0.000 claims description 5
- 238000011156 evaluation Methods 0.000 abstract description 5
- 230000000052 comparative effect Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はトレーサの書込み制御回
路に関し、特に観測データを監視し特定のデータを検出
すると書込み制御を行うトレーサの書込み制御回路に関
する。
路に関し、特に観測データを監視し特定のデータを検出
すると書込み制御を行うトレーサの書込み制御回路に関
する。
【０００２】
【従来の技術】従来のトレーサの書込み制御は、処理サ
イクルごとに各種処理ブロックの出力する観測データの
中から、必要かつ十分な観測データを記憶保持する手法
で実現している。
イクルごとに各種処理ブロックの出力する観測データの
中から、必要かつ十分な観測データを記憶保持する手法
で実現している。
【０００３】図３は従来のトレーサを示すブロック図で
ある。
ある。
【０００４】このトレーサ３１は、図示されていない外
部ユニットが処理サイクルごとに送出する、刻々と変化
する観測データを、トレーサ３１内に設けてあるアドレ
スレジスタ３２の指示するアドレスに従い記憶保持部３
３に書込んでいく。このとき同時にアドレスレジスタ３
２をカウントアップし、次処理サイクルの書込みアドレ
スとする。この場合、単に処理サイクルごとに書込んで
いく方法なので、記憶保持部３３の記憶領域を多く必要
とする。一方、通常、記憶領域には物理的制約があるた
め、何等かの対策を必要とし、例えば、記憶領域のアド
レスサイズが１２８ワードしかないといった場合、アド
レス制御を、１２６→１２７→０→１となるようにする
。これにより、常に最新の１２８ワードの観測データの
みを保存するといった方法を採用している。
部ユニットが処理サイクルごとに送出する、刻々と変化
する観測データを、トレーサ３１内に設けてあるアドレ
スレジスタ３２の指示するアドレスに従い記憶保持部３
３に書込んでいく。このとき同時にアドレスレジスタ３
２をカウントアップし、次処理サイクルの書込みアドレ
スとする。この場合、単に処理サイクルごとに書込んで
いく方法なので、記憶保持部３３の記憶領域を多く必要
とする。一方、通常、記憶領域には物理的制約があるた
め、何等かの対策を必要とし、例えば、記憶領域のアド
レスサイズが１２８ワードしかないといった場合、アド
レス制御を、１２６→１２７→０→１となるようにする
。これにより、常に最新の１２８ワードの観測データの
みを保存するといった方法を採用している。
【０００５】
【発明が解決しようとする課題】上述した従来のトレー
サの書込み制御では、記憶保持部のワードサイズ以前の
処理サイクルの履歴が残っていないので、障害解析や評
価解析に必要な情報が往々にして不足するという問題点
がある。又、評価解析にあっては、トレース情報の中か
ら注目する情報を見つけ出す場合に、時間を要するとい
う問題点もある。
サの書込み制御では、記憶保持部のワードサイズ以前の
処理サイクルの履歴が残っていないので、障害解析や評
価解析に必要な情報が往々にして不足するという問題点
がある。又、評価解析にあっては、トレース情報の中か
ら注目する情報を見つけ出す場合に、時間を要するとい
う問題点もある。
【０００６】本発明の目的は、必要な観測データを確実
に採取し、障害解析や評価解析の作業を迅速に行うこと
を可能とし、しかも記憶保持部のワードサイズを小さく
できる経済的なトレーサの書込み制御回路を提供するこ
とにある。
に採取し、障害解析や評価解析の作業を迅速に行うこと
を可能とし、しかも記憶保持部のワードサイズを小さく
できる経済的なトレーサの書込み制御回路を提供するこ
とにある。
【０００７】
【課題を解決するための手段】本発明のトレーサの書込
み制御回路は、各種処理ブロックの出力する観測データ
を処理サイクルごとに記憶していくトレーサの書込み制
御回路において、前記観測データを機能単位別に複数の
グループとしこのグループごとのデータに対応する複数
の比較データを設定する複数の比較データレジスタと、
前記グループごとのデータと前記複数の比較データレジ
スタに設定してあるデータとを比較し結果を出力する複
数の比較器と、前記複数のグループの中の特定のグルー
プを指定し前記特定のグループに該当する比較器がデー
タの一致を検出したことを受け前記観測データを記憶す
る記憶保持部に書込み指示信号を出力する書込み指示制
御回路に書込み条件成立を通知する書込み判断回路とを
有する構成である。
み制御回路は、各種処理ブロックの出力する観測データ
を処理サイクルごとに記憶していくトレーサの書込み制
御回路において、前記観測データを機能単位別に複数の
グループとしこのグループごとのデータに対応する複数
の比較データを設定する複数の比較データレジスタと、
前記グループごとのデータと前記複数の比較データレジ
スタに設定してあるデータとを比較し結果を出力する複
数の比較器と、前記複数のグループの中の特定のグルー
プを指定し前記特定のグループに該当する比較器がデー
タの一致を検出したことを受け前記観測データを記憶す
る記憶保持部に書込み指示信号を出力する書込み指示制
御回路に書込み条件成立を通知する書込み判断回路とを
有する構成である。
【０００８】本発明のトレーサの書込み制御回路は、書
込み判断回路が複数のグループの中の特定のグループを
指定するためのデータを設定するマスクレジスタと、前
記マスクレジスタに設定したデータと複数の比較器の出
力とを受けて比較し複数の一致出力の論理積および論理
和を書込み指示制御回路に出力する条件一致検出回路と
、前記書込み指示制御回路に対し前記一致出力の論理積
および論理和のいずれか一方を出力するよう指定するた
めのデータを設定するモードレジスタとを含んでもよい
。
込み判断回路が複数のグループの中の特定のグループを
指定するためのデータを設定するマスクレジスタと、前
記マスクレジスタに設定したデータと複数の比較器の出
力とを受けて比較し複数の一致出力の論理積および論理
和を書込み指示制御回路に出力する条件一致検出回路と
、前記書込み指示制御回路に対し前記一致出力の論理積
および論理和のいずれか一方を出力するよう指定するた
めのデータを設定するモードレジスタとを含んでもよい
。
【０００９】本発明のトレーサの書込み制御回路は、書
込み判断回路が複数のグループの中の任意の１つのグル
ープを指定するためのデータを設定するグループ指示レ
ジスタと、前記グループ指示レジスタの出力を受け複数
の比較器の中から指定されたグループの観測データの一
致を検出する比較器の出力を選択し観測データの一致出
力を受けると書込み指示制御回路に対し一致フラグを出
力する一致フラグ出力回路とを含んでもよい。
込み判断回路が複数のグループの中の任意の１つのグル
ープを指定するためのデータを設定するグループ指示レ
ジスタと、前記グループ指示レジスタの出力を受け複数
の比較器の中から指定されたグループの観測データの一
致を検出する比較器の出力を選択し観測データの一致出
力を受けると書込み指示制御回路に対し一致フラグを出
力する一致フラグ出力回路とを含んでもよい。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は本発明の第１の実施例のブロック図
である。
である。
【００１２】書込み制御回路１は、図示されていない外
部処理ブロックが処理サイクルごとに送出する、刻々と
変化する観測データを機能単位別に複数のグループＡ０
，Ａ１，Ａ２とし、このグループごとのデータに対応す
る複数の比較データを設定する複数の比較データレジス
タ２，３，４と、グループＡ０，Ａ１，Ａ２ごとのデー
タと、比較データレジスタ２，３，４に設定してあるデ
ータとを比較し結果を出力する複数の比較器５，６，７
と、グループＡ０，Ａ１，Ａ２の中の特定のグループを
指定するためのデータを設定するマスクレジスタ８と、
マスクレジスタ８に設定したデータと複数の比較器の出
力とを受けて比較し複数の一致出力の論理積および論理
和を書込み指示制御回路９に出力する条件一致検出回路
１０と、書込み指示制御回路９に対し一致出力の論理積
（以下ＣＡと記す）および論理和（以下ＣＯと記す）の
いずれか一方を出力するよう指定するためのデータを設
定するモードレジスタ１１とを含んでいる。トレーサ２
１は、アドレスレジスタ２２と記憶保持部２３とを含み
、グループＡ０，Ａ１，Ａ２ごとの観測データを受け、
書込み指示制御回路９の出力する書込み指示信号２５の
指示に従って、アドレスレジスタ２２の示す記憶保持部
２３の番地に書込み動作を行う。
部処理ブロックが処理サイクルごとに送出する、刻々と
変化する観測データを機能単位別に複数のグループＡ０
，Ａ１，Ａ２とし、このグループごとのデータに対応す
る複数の比較データを設定する複数の比較データレジス
タ２，３，４と、グループＡ０，Ａ１，Ａ２ごとのデー
タと、比較データレジスタ２，３，４に設定してあるデ
ータとを比較し結果を出力する複数の比較器５，６，７
と、グループＡ０，Ａ１，Ａ２の中の特定のグループを
指定するためのデータを設定するマスクレジスタ８と、
マスクレジスタ８に設定したデータと複数の比較器の出
力とを受けて比較し複数の一致出力の論理積および論理
和を書込み指示制御回路９に出力する条件一致検出回路
１０と、書込み指示制御回路９に対し一致出力の論理積
（以下ＣＡと記す）および論理和（以下ＣＯと記す）の
いずれか一方を出力するよう指定するためのデータを設
定するモードレジスタ１１とを含んでいる。トレーサ２
１は、アドレスレジスタ２２と記憶保持部２３とを含み
、グループＡ０，Ａ１，Ａ２ごとの観測データを受け、
書込み指示制御回路９の出力する書込み指示信号２５の
指示に従って、アドレスレジスタ２２の示す記憶保持部
２３の番地に書込み動作を行う。
【００１３】次に、動作について説明する。
【００１４】まず、観測データを採取するときの注目グ
ループとして、グループＡ０，Ａ２を選択する場合につ
いて考える。グループＡ０，Ａ２に注目し監視するため
、比較データレジスタ２，４に比較一致をとるべきデー
タを設定する。（このとき、比較データレジスタ３のデ
ータは、設定してもしなくてもよい。）同時に、マスク
レジスタ８にグループＡ０，Ａ２を指定するため、３ビ
ットのデータ“１０１”を設定し、モードレジスタ１１
には、仮にＣＡを指定するため１ビットのデータ“０”
を設定しておく。
ループとして、グループＡ０，Ａ２を選択する場合につ
いて考える。グループＡ０，Ａ２に注目し監視するため
、比較データレジスタ２，４に比較一致をとるべきデー
タを設定する。（このとき、比較データレジスタ３のデ
ータは、設定してもしなくてもよい。）同時に、マスク
レジスタ８にグループＡ０，Ａ２を指定するため、３ビ
ットのデータ“１０１”を設定し、モードレジスタ１１
には、仮にＣＡを指定するため１ビットのデータ“０”
を設定しておく。
【００１５】このような状態の下で観測を開始すると、
外部処理ブロックが処理サイクルごとに送出する、刻々
と変化するグループＡ０，Ａ１，Ａ２ごとの観測データ
が次々と入力してくる。この観測データをグループＡ０
，Ａ２単位に比較器５，７に導き、比較データレジスタ
２，４に設定したデータと比較する。この結果、比較器
５，７で同時に一致を検出すると、条件一致検出回路１
０内でマスクレジスタ８の各々対応するビットが“１”
なので、ＣＡを有効とする。当然ＣＯも有効である。こ
のとき、モードレジスタ１１は、ＣＡを指定するため“
０”を設定しているので、この条件を受けた書込み指示
制御回路９は、ＣＡが有効となると、書込み指示信号２
５をトレーサ２１に送出する。
外部処理ブロックが処理サイクルごとに送出する、刻々
と変化するグループＡ０，Ａ１，Ａ２ごとの観測データ
が次々と入力してくる。この観測データをグループＡ０
，Ａ２単位に比較器５，７に導き、比較データレジスタ
２，４に設定したデータと比較する。この結果、比較器
５，７で同時に一致を検出すると、条件一致検出回路１
０内でマスクレジスタ８の各々対応するビットが“１”
なので、ＣＡを有効とする。当然ＣＯも有効である。こ
のとき、モードレジスタ１１は、ＣＡを指定するため“
０”を設定しているので、この条件を受けた書込み指示
制御回路９は、ＣＡが有効となると、書込み指示信号２
５をトレーサ２１に送出する。
【００１６】トレーサ２１では、受信した観測データを
アドレスレジスタ２２の指示する記憶保持部２３のアド
レスに書込み、同時にアドレスレジスタ２２をカウント
アップする。
アドレスレジスタ２２の指示する記憶保持部２３のアド
レスに書込み、同時にアドレスレジスタ２２をカウント
アップする。
【００１７】ここでモードレジスタ１１の設定が“１”
であれば、比較器５，７の少なくと一方で一致を検出す
ると、条件一致検出回路１０がＣＯを有効とするので、
書込み指示制御回路９は、書込み指示信号２５をトレー
サ２１に出力する。
であれば、比較器５，７の少なくと一方で一致を検出す
ると、条件一致検出回路１０がＣＯを有効とするので、
書込み指示制御回路９は、書込み指示信号２５をトレー
サ２１に出力する。
【００１８】図２は本発明の第２の実施例のブロック図
である。第１の実施例と同一の部分には同一の名称と符
号とを付すものとする。
である。第１の実施例と同一の部分には同一の名称と符
号とを付すものとする。
【００１９】本実施例に示す書込み制御回路１２で、第
１の実施例と異なる部分は、マスクレジスタ８と書込み
指示制御回路９と条件一致検出回路１０とモードレジス
タ１１とに換えて、新たに、グループＢ０，Ｂ１，Ｂ２
の中の任意の１つのグループを指定するため２ビットの
データを設定するグループ指示レジスタ１３と、グルー
プ指示レジスタ１３の出力を受け、比較器５，６，７の
中から指定されたグループの観測データの一致を検出す
る比較器の出力を選択し、観測データの一致出力を受け
ると新しい書込み指示制御回路１４に対し、一致フラグ
２６を出力する一致フラグ出力回路１５を設けた点であ
る。
１の実施例と異なる部分は、マスクレジスタ８と書込み
指示制御回路９と条件一致検出回路１０とモードレジス
タ１１とに換えて、新たに、グループＢ０，Ｂ１，Ｂ２
の中の任意の１つのグループを指定するため２ビットの
データを設定するグループ指示レジスタ１３と、グルー
プ指示レジスタ１３の出力を受け、比較器５，６，７の
中から指定されたグループの観測データの一致を検出す
る比較器の出力を選択し、観測データの一致出力を受け
ると新しい書込み指示制御回路１４に対し、一致フラグ
２６を出力する一致フラグ出力回路１５を設けた点であ
る。
【００２０】次に、動作ついて説明する。
【００２１】まず、観測データを採取するときの注目グ
ループとして、グループＢ０，Ｂ２を選択する場合につ
いて考える。グループＢ０，Ｂ２に注目し監視するため
、比較データレジスタ２，４に比較一致をとるべきデー
タを設定する。（このとき、比較データレジスタ３にも
データを設定するが、このデータは、実際には存在しな
いようなパターンデータがよい。）同時に、グループ指
示レジスタ１３には、一致フラグの出力条件としてグル
ープＢ０の一致を選択するため、２ビットのデータ“０
０”を設定しておく。この場合、“０１”であればグル
ープＢ１を示し、“１０”であればグループＢ２を示す
。なお、一致フラグ出力回路１５は、予かじめクリアし
ておくものとする。
ループとして、グループＢ０，Ｂ２を選択する場合につ
いて考える。グループＢ０，Ｂ２に注目し監視するため
、比較データレジスタ２，４に比較一致をとるべきデー
タを設定する。（このとき、比較データレジスタ３にも
データを設定するが、このデータは、実際には存在しな
いようなパターンデータがよい。）同時に、グループ指
示レジスタ１３には、一致フラグの出力条件としてグル
ープＢ０の一致を選択するため、２ビットのデータ“０
０”を設定しておく。この場合、“０１”であればグル
ープＢ１を示し、“１０”であればグループＢ２を示す
。なお、一致フラグ出力回路１５は、予かじめクリアし
ておくものとする。
【００２２】このような状態の下で観測を開始すると、
外部処理ブロックが処理サイクルごとに送出する、刻々
と変化する観測データが次々と入力してくる。この観測
データをグループＢ０，Ｂ２単位に比較器５，７に導き
、比較データレジスタ２，４に設定したデータと比較す
る。この結果、比較器７は、一致を検出すると、この検
出信号を書込み指示制御回路１４と一致フラグ出力回路
１５とに出力する。書込み指示制御回路１４では、各比
較器の出力の論理和を取り、この結果と一致フラグ２６
との論理積を取る。一方、一致フラグ出力回路１５では
、グループ指示レジスタ１３の指定する一致フラグ２６
の出力条件が、グループＢ０のデータの一致を指定して
いるので、グループＢ０のデータの一致を検出するまで
一致フラグ２６を出力しない。次に、比較器５が、一致
を検出すると、一致フラグ出力回路１５では、グループ
指示レジスタ１３の指定する一致フラグ２６の出力条件
に合致するので、一致フラグ２６を書込み指示制御回路
１４に出力する。一致フラグ２６を受信した書込み指示
制御回路１４は、各比較器の出力の論理和と一致フラグ
２６との論理積を取り、書込み指示信号２５として、ト
レーサ２１に送出する。
外部処理ブロックが処理サイクルごとに送出する、刻々
と変化する観測データが次々と入力してくる。この観測
データをグループＢ０，Ｂ２単位に比較器５，７に導き
、比較データレジスタ２，４に設定したデータと比較す
る。この結果、比較器７は、一致を検出すると、この検
出信号を書込み指示制御回路１４と一致フラグ出力回路
１５とに出力する。書込み指示制御回路１４では、各比
較器の出力の論理和を取り、この結果と一致フラグ２６
との論理積を取る。一方、一致フラグ出力回路１５では
、グループ指示レジスタ１３の指定する一致フラグ２６
の出力条件が、グループＢ０のデータの一致を指定して
いるので、グループＢ０のデータの一致を検出するまで
一致フラグ２６を出力しない。次に、比較器５が、一致
を検出すると、一致フラグ出力回路１５では、グループ
指示レジスタ１３の指定する一致フラグ２６の出力条件
に合致するので、一致フラグ２６を書込み指示制御回路
１４に出力する。一致フラグ２６を受信した書込み指示
制御回路１４は、各比較器の出力の論理和と一致フラグ
２６との論理積を取り、書込み指示信号２５として、ト
レーサ２１に送出する。
【００２３】トレーサ２１では、受信したグループＢ０
，Ｂ１，Ｂ２ごとの観測データを、アドレスレジスタ２
２の指示する記憶保持部２３のアドレスに書込み、同時
にアドレスレジスタ２２をカウントアップする。
，Ｂ１，Ｂ２ごとの観測データを、アドレスレジスタ２
２の指示する記憶保持部２３のアドレスに書込み、同時
にアドレスレジスタ２２をカウントアップする。
【００２４】すなわち、トレースを開始するための契機
となるフラグを設けることにより、フラグの設定された
以降のサイクルで、一致があった場合の観測データを記
録する。
となるフラグを設けることにより、フラグの設定された
以降のサイクルで、一致があった場合の観測データを記
録する。
【００２５】
【発明の効果】以上説明したように、本発明は、観測デ
ータを機能単位別に複数のグループとし、このグループ
ごとのデータに対応する複数の比較データを設定する複
数の比較データレジスタと、グループごとのデータと複
数の比較データレジスタに設定してあるデータとを比較
し、結果を出力する複数の比較器と、複数のグループの
中の特定のグループを指定し、特定のグループに該当す
る比較器がデータの一致を検出したことを受け、観測デ
ータを記憶する記憶保持部に書込み指示信号を出力する
書込み指示制御回路に、書込み条件成立を通知する書込
み判断回路とを設けることにより、必要な観測データを
確実に採取し、障害解析や評価解析の作業を迅速に行う
ことを可能とし、しかも記憶保持部のワードサイズを小
さくできるので経済的に多大の効果が有る。
ータを機能単位別に複数のグループとし、このグループ
ごとのデータに対応する複数の比較データを設定する複
数の比較データレジスタと、グループごとのデータと複
数の比較データレジスタに設定してあるデータとを比較
し、結果を出力する複数の比較器と、複数のグループの
中の特定のグループを指定し、特定のグループに該当す
る比較器がデータの一致を検出したことを受け、観測デ
ータを記憶する記憶保持部に書込み指示信号を出力する
書込み指示制御回路に、書込み条件成立を通知する書込
み判断回路とを設けることにより、必要な観測データを
確実に採取し、障害解析や評価解析の作業を迅速に行う
ことを可能とし、しかも記憶保持部のワードサイズを小
さくできるので経済的に多大の効果が有る。
【図１】本発明の第１の実施例のブロック図である。
【図２】本発明の第２の実施例のブロック図である。
【図３】従来のトレーサを示すブロック図である。
１，１２ 書込み制御回路
２，３，４ 比較データレジスタ５，６，７
比較器 ８ マスクレジスタ ９，１４ 書込み指示制御回路 １０ 条件一致検出回路 １１ モードレジスタ １３ グループ指示レジスタ １５ 一致フラグ出力回路 ２１ トレーサ ２２ アドレスレジスタ ２３ 記憶保持部 ２５ 書込み指示信号 ２６ 一致フラグ
比較器 ８ マスクレジスタ ９，１４ 書込み指示制御回路 １０ 条件一致検出回路 １１ モードレジスタ １３ グループ指示レジスタ １５ 一致フラグ出力回路 ２１ トレーサ ２２ アドレスレジスタ ２３ 記憶保持部 ２５ 書込み指示信号 ２６ 一致フラグ
Claims (3)
- 【請求項１】 各種処理ブロックの出力する観測デー
タを処理サイクルごとに記憶していくトレーサの書込み
制御回路において、前記観測データを機能単位別に複数
のグループとしこのグループごとのデータに対応する複
数の比較データを設定する複数の比較データレジスタと
、前記グループごとのデータと前記複数の比較データレ
ジスタに設定してあるデータとを比較し結果を出力する
複数の比較器と、前記複数のグループの中の特定のグル
ープを指定し前記特定のグループに該当する比較器がデ
ータの一致を検出したことを受け前記観測データを記憶
する記憶保持部に書込み指示信号を出力する書込み指示
制御回路に書込み条件成立を通知する書込み判断回路と
を有することを特徴とするトレーサの書込み制御回路。 - 【請求項２】 書込み判断回路が複数のグループの中
の特定のグループを指定するためのデータを設定するマ
スクレジスタと、前記マスクレジスタに設定したデータ
と複数の比較器の出力とを受けて比較し複数の一致出力
の論理積および論理和を書込み指示制御回路に出力する
条件一致検出回路と、前記書込み指示制御回路に対し前
記一致出力の論理積および論理和のいずれか一方を出力
するよう指定するためのデータを設定するモードレジス
タとを含むことを特徴とする請求項１記載のトレーサの
書込み制御回路。 - 【請求項３】 書込み判断回路が複数のグループの中
の任意の１つのグループを指定するためのデータを設定
するグループ指示レジスタと、前記グループ指示レジス
タの出力を受け複数の比較器の中から指定されたグルー
プの観測データの一致を検出する比較器の出力を選択し
観測データの一致出力を受けると書込み指示制御回路に
対し一致フラグを出力する一致フラグ出力回路とを含む
ことを特徴とする請求項１記載のトレーサの書込み制御
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3137344A JPH04361335A (ja) | 1991-06-10 | 1991-06-10 | トレーサの書込み制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3137344A JPH04361335A (ja) | 1991-06-10 | 1991-06-10 | トレーサの書込み制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04361335A true JPH04361335A (ja) | 1992-12-14 |
Family
ID=15196451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3137344A Pending JPH04361335A (ja) | 1991-06-10 | 1991-06-10 | トレーサの書込み制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04361335A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003500740A (ja) * | 1999-05-19 | 2003-01-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | デバッグ回路を有するデータプロセッサ |
-
1991
- 1991-06-10 JP JP3137344A patent/JPH04361335A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003500740A (ja) * | 1999-05-19 | 2003-01-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | デバッグ回路を有するデータプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226153A (en) | Bus monitor with time stamp means for independently capturing and correlating events | |
| US5210862A (en) | Bus monitor with selective capture of independently occuring events from multiple sources | |
| US20020147965A1 (en) | Tracing out-of-order data | |
| US5717851A (en) | Breakpoint detection circuit in a data processor and method therefor | |
| US5136714A (en) | Method and apparatus for implementing inter-processor interrupts using shared memory storage in a multi-processor computer system | |
| US20020147825A1 (en) | Parallel bit correlator | |
| US4446516A (en) | Data compaction system with contiguous storage of non-redundant information and run length counts | |
| EP0098172A2 (en) | Register control processing system | |
| US5953714A (en) | Data base searching system | |
| JPH10260909A (ja) | 共有メモリ制御装置 | |
| JPH04361335A (ja) | トレーサの書込み制御回路 | |
| US7647532B2 (en) | Trace controller, microprocessor, and trace control method | |
| JP2003156515A (ja) | ワード・レコグナイザ及びロジック・アナライザ | |
| US20090177928A1 (en) | Apparatus, Method and Computer Program Product for Generating Trace Data | |
| US6499119B1 (en) | Data inspection method and apparatus | |
| EP1039386A1 (en) | Computer system with trace unit, and method therefor | |
| WO2018002572A1 (en) | Diagnostic data capture | |
| JP2580734B2 (ja) | 仮想記憶アドレス空間アクセス制御方式 | |
| JPH0362233A (ja) | アドレスマッチタイミングトレース機構 | |
| JPH06119258A (ja) | 共通バスのトレースマーキング回路 | |
| JPS61131051A (ja) | トレ−スデ−タ記憶方式 | |
| JPH07168727A (ja) | Ｉｏシステムの故障検出方式 | |
| JPH0535547A (ja) | トレース情報指定可能トレーサメモリー | |
| JPS622317A (ja) | 多値比較一致検出回路 | |
| JPH04287242A (ja) | 履歴情報記憶装置 |