JPS62290942A - デバツガ起動方式 - Google Patents
デバツガ起動方式Info
- Publication number
- JPS62290942A JPS62290942A JP61134576A JP13457686A JPS62290942A JP S62290942 A JPS62290942 A JP S62290942A JP 61134576 A JP61134576 A JP 61134576A JP 13457686 A JP13457686 A JP 13457686A JP S62290942 A JPS62290942 A JP S62290942A
- Authority
- JP
- Japan
- Prior art keywords
- task
- debugger
- interrupt
- value
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 2
- 230000004913 activation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 210000000115 thoracic cavity Anatomy 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明はマイクロブロク２ム制御装置に関し、％にマル
チタスキングで動作するシステムにおけるデバッガ起動
方式に関する。
チタスキングで動作するシステムにおけるデバッガ起動
方式に関する。
従来、この神のデバッガ起動方式は、グログラム書込可
能な停止アドレス格納レジスタとアドレスバスとの比較
器と、インクラットサンプルタイミング信号と該比較器
の出力信号の論理和から生成された割込信号を契機とし
ておシ、本割込によシメモリのリード／ライト、レジス
タのり−ド／ライト、入出力リード／ライト、メモリフ
リーズ等の各種デバッガ機能を有するデバッグプログラ
ムが動作していた。
能な停止アドレス格納レジスタとアドレスバスとの比較
器と、インクラットサンプルタイミング信号と該比較器
の出力信号の論理和から生成された割込信号を契機とし
ておシ、本割込によシメモリのリード／ライト、レジス
タのり−ド／ライト、入出力リード／ライト、メモリフ
リーズ等の各種デバッガ機能を有するデバッグプログラ
ムが動作していた。
上述した従来のデバッガ方式は、その起動方式が単純な
停止アドレスレジスタ値とアドレスバスとの比較に基づ
いているためマルチタスキングで動作したジオ−バレイ
で動作するプログラム群のデバッグにおいては予想外の
タスク／オーバレイモジュールが偶然に、停止アドレス
レジスタが保持シている値と同一のアドレス値をシステ
ムパスに放出したとたんに比較器一致の条件が成立して
しまい意図したタスク／オーバレイモジュール以外が動
作中でもデバッガが起動されるという欠点があった。
停止アドレスレジスタ値とアドレスバスとの比較に基づ
いているためマルチタスキングで動作したジオ−バレイ
で動作するプログラム群のデバッグにおいては予想外の
タスク／オーバレイモジュールが偶然に、停止アドレス
レジスタが保持シている値と同一のアドレス値をシステ
ムパスに放出したとたんに比較器一致の条件が成立して
しまい意図したタスク／オーバレイモジュール以外が動
作中でもデバッガが起動されるという欠点があった。
また、上述の欠点を解決するためにデバッガ起動契機と
なる割込発生時点において割込まれたタスク／オーバレ
イモジエールが所望のプログラムであることをチェック
する手法もあシ得るが、このためＫはデバッガと被デバ
ツグプログラム間において特殊なインタフェースまたは
約束事項を取決めて実現しておく必要があり、汎用的な
デバッガが開発できないという欠点があった。
なる割込発生時点において割込まれたタスク／オーバレ
イモジエールが所望のプログラムであることをチェック
する手法もあシ得るが、このためＫはデバッガと被デバ
ツグプログラム間において特殊なインタフェースまたは
約束事項を取決めて実現しておく必要があり、汎用的な
デバッガが開発できないという欠点があった。
本発明のマルチタスキングで動作するマイクロプログラ
ム制御装置のデバッガ方式は、現在のアクティブなタス
クを識別するタスクレジスタと、該タスクレジスタによ
シアドレッシングされかつデバッガプログラムにより割
込まれタスク切替詩人に実行されるでき実行待ち状態の
タスクを識別するバックリンクポインタを保持したタス
ク状態とを有するマイクロプロセッサと、プログラムで
書込可能な停止アドレスを格納する停止アドレスレジス
タと、この停止アドレス格納レジスタの値とシステムア
ドレス上の値との比較器と、この比較器の出力信号とイ
ンタラプトサンプルタイミング信号との論理和から生成
されたインタラブド信号をアドレス停止割込信号として
発生するアドレス停止割込発生器と、 前記マイクロプロセッサ上で動作し前記アドレス停止割
込発生器からのマイクロプロセッサへの外部割込信号に
応答して開始され、割込処理タスクの前記タスクレジス
タがアドレッシングする前記タスク状態中の前記バック
リンクポインタ値とあらかじめ指定された規定値とを比
較してその比較結果が指定条件全満足した時に限シデバ
フガ動作を開始する割込処理機能を付加したデバッガプ
ログラムとから構成されているっ 〔実施例〕 次に、本発明について図面を参照して説明する。
ム制御装置のデバッガ方式は、現在のアクティブなタス
クを識別するタスクレジスタと、該タスクレジスタによ
シアドレッシングされかつデバッガプログラムにより割
込まれタスク切替詩人に実行されるでき実行待ち状態の
タスクを識別するバックリンクポインタを保持したタス
ク状態とを有するマイクロプロセッサと、プログラムで
書込可能な停止アドレスを格納する停止アドレスレジス
タと、この停止アドレス格納レジスタの値とシステムア
ドレス上の値との比較器と、この比較器の出力信号とイ
ンタラプトサンプルタイミング信号との論理和から生成
されたインタラブド信号をアドレス停止割込信号として
発生するアドレス停止割込発生器と、 前記マイクロプロセッサ上で動作し前記アドレス停止割
込発生器からのマイクロプロセッサへの外部割込信号に
応答して開始され、割込処理タスクの前記タスクレジス
タがアドレッシングする前記タスク状態中の前記バック
リンクポインタ値とあらかじめ指定された規定値とを比
較してその比較結果が指定条件全満足した時に限シデバ
フガ動作を開始する割込処理機能を付加したデバッガプ
ログラムとから構成されているっ 〔実施例〕 次に、本発明について図面を参照して説明する。
第１図を参照すると、本発明の一実施例は、マルチタス
キング動作を実現するマイクロプロセッサ（以下ＣＰＵ
）２００と、アドレス停止割込信号を発生する割込発生
器（ＡＳＯＰ）３００と、この割込発生器２００からの
割込信号を一定の優先順位に基づいてＣＰＵ２００へ報
告する割込制御器４００と、ＣＰＵ２００上で動作する
プログラムを格納するメモ！Ｊ（ＭＭ）５００と、全相
互接続するためのシステムパス１００とから構成されて
いる。この他に一般に外部記憶装置および入出力装置等
が接続されるが本実施例と直接関係がないので説明を省
略する。
キング動作を実現するマイクロプロセッサ（以下ＣＰＵ
）２００と、アドレス停止割込信号を発生する割込発生
器（ＡＳＯＰ）３００と、この割込発生器２００からの
割込信号を一定の優先順位に基づいてＣＰＵ２００へ報
告する割込制御器４００と、ＣＰＵ２００上で動作する
プログラムを格納するメモ！Ｊ（ＭＭ）５００と、全相
互接続するためのシステムパス１００とから構成されて
いる。この他に一般に外部記憶装置および入出力装置等
が接続されるが本実施例と直接関係がないので説明を省
略する。
次に第２Ａ図および第２Ｂ図を参照して、ＣＰＵ２００
上で動作するマルチタスキング機構を説明する。第２Ａ
’図には、タスクＡがアクティブであることを示すタス
クレジスタＴＲ（Ａ）ＩＱ、タスクＢがタスクＡＫよシ
割込まれウェイト中であることを示すタスクレジスタＴ
Ｒ（Ｂ）２０およびタスク状態表ＴＳ Ｓ （Ａ） １
１、およびＴ Ｓ Ｓ （Ｂ）２１の相関を示している
。各タスク状態ＴＳＳ（Ａ／Ｂ）はその中に割込んだタ
スクをポインｌｊるバックリンクポインタＢＣＰＩ保持
してお′）−１第２Ａ図に示す例ではタスク状態表Ｔ
Ｓ Ｓ （Ａ）はタスクレジスタＴＲ（Ｂ）をポイント
する値を、タスク状態表Ｔ Ｓ Ｓ （Ｂ）はＮＵＬＬ
ｉをバンタリンクポインタＢＣＰとして格納している。
上で動作するマルチタスキング機構を説明する。第２Ａ
’図には、タスクＡがアクティブであることを示すタス
クレジスタＴＲ（Ａ）ＩＱ、タスクＢがタスクＡＫよシ
割込まれウェイト中であることを示すタスクレジスタＴ
Ｒ（Ｂ）２０およびタスク状態表ＴＳ Ｓ （Ａ） １
１、およびＴ Ｓ Ｓ （Ｂ）２１の相関を示している
。各タスク状態ＴＳＳ（Ａ／Ｂ）はその中に割込んだタ
スクをポインｌｊるバックリンクポインタＢＣＰＩ保持
してお′）−１第２Ａ図に示す例ではタスク状態表Ｔ
Ｓ Ｓ （Ａ）はタスクレジスタＴＲ（Ｂ）をポイント
する値を、タスク状態表Ｔ Ｓ Ｓ （Ｂ）はＮＵＬＬ
ｉをバンタリンクポインタＢＣＰとして格納している。
この時点でさらにデバッガタスクＤＢＧがタスク（Ａ）
に割込んだ時の状態を第２Ｂ図は示している。タスクＤ
ＢＧとタスク（Ａ）との関連は第２Ａ図におけるタスク
（Ａ）とタスク（Ｂ）との関連と同一であシ、タスクＤ
ＢＧがアクティブ、タスクＡ、Ｂがウェイト中になった
ことを示す、この例で示すようにＣＰＵ２００上で動作
するアクティブなタスクは唯一であシ、ウェイト中の複
数個のタスクは全てアクティブタスクのＴＳＳ中のＢＬ
Ｐによシ順次ポイントされていく。この機構を使用した
デバッガを起動する契機を与える割込発生器３００のブ
ロック構成が第３図に示される。
に割込んだ時の状態を第２Ｂ図は示している。タスクＤ
ＢＧとタスク（Ａ）との関連は第２Ａ図におけるタスク
（Ａ）とタスク（Ｂ）との関連と同一であシ、タスクＤ
ＢＧがアクティブ、タスクＡ、Ｂがウェイト中になった
ことを示す、この例で示すようにＣＰＵ２００上で動作
するアクティブなタスクは唯一であシ、ウェイト中の複
数個のタスクは全てアクティブタスクのＴＳＳ中のＢＬ
Ｐによシ順次ポイントされていく。この機構を使用した
デバッガを起動する契機を与える割込発生器３００のブ
ロック構成が第３図に示される。
第３図を参照すると、第１図のシステムバス１００は機
能的にはアドレスバス１０１、データバス１０２および
制御信号線１０３から構成されている。停止アドレス格
納レジスタ３１０ろデータバス１０２に介してプログラ
ム指定により任意の値に設定可能であシ、このレジスタ
値はアドレスバス１０１の値と常に比較器３２０で比較
されている。比較器３２０の出力信号と制御信号線１０
３のインタラブドタイミングを生成する回路３３０の出
力の胸理積がゲート３５０によシとられ、アドレス停止
割込信号３５１が生成される。
能的にはアドレスバス１０１、データバス１０２および
制御信号線１０３から構成されている。停止アドレス格
納レジスタ３１０ろデータバス１０２に介してプログラ
ム指定により任意の値に設定可能であシ、このレジスタ
値はアドレスバス１０１の値と常に比較器３２０で比較
されている。比較器３２０の出力信号と制御信号線１０
３のインタラブドタイミングを生成する回路３３０の出
力の胸理積がゲート３５０によシとられ、アドレス停止
割込信号３５１が生成される。
この割込信号３５１は第１図の割込制御器４００を経由
してＣＰＵ２００のアクティブタスクＡｉ割込によシラ
エイトさせ、デバッガタスクＤＢＧをアクティブとする
契機となるものである。
してＣＰＵ２００のアクティブタスクＡｉ割込によシラ
エイトさせ、デバッガタスクＤＢＧをアクティブとする
契機となるものである。
第３図中にあるマスクフリップフロップ（以下Ｆ／Ｆ
） ３４０はプログラマブルであシ割込信号３５１の発
生条件をプログラムにて制御するために設けたフリップ
フロップＣＦ／″Ｆ）でアシゲート３５０の入力となっ
ているが、実施例の説明には本質的に無関係なので詳細
な説明は省略する。
） ３４０はプログラマブルであシ割込信号３５１の発
生条件をプログラムにて制御するために設けたフリップ
フロップＣＦ／″Ｆ）でアシゲート３５０の入力となっ
ているが、実施例の説明には本質的に無関係なので詳細
な説明は省略する。
以上のハードウェア条件下で動作するＭ ｒ／１５００
上に格納されているデバッガの説明を示す第４図を参照
すると、先ず割込信号３５１が契機となシＣＰＵ２０１
ｊ第２Ａ図から第２Ｂ図に示すメスり切替えを実行する
。第４図を参照すると、処Ｊ４５２０の前半がＣＰＵ２
ＱＱによシ実現されるタスク切替えの詳細を示し、アク
ティブになったデバッガタスクＤＢＧは処理５１０を順
次実行していく。
上に格納されているデバッガの説明を示す第４図を参照
すると、先ず割込信号３５１が契機となシＣＰＵ２０１
ｊ第２Ａ図から第２Ｂ図に示すメスり切替えを実行する
。第４図を参照すると、処Ｊ４５２０の前半がＣＰＵ２
ＱＱによシ実現されるタスク切替えの詳細を示し、アク
ティブになったデバッガタスクＤＢＧは処理５１０を順
次実行していく。
先づ、デバッガタスクＤＢＧが割込んだタスクＡ−ｉタ
スクレジスタＴＲ（Ａ）の値、タスク状態表Ｔ Ｓ Ｓ
（Ａ）の値、およびバックリンクポインタＢＬＰを用
いて認識し、タスクＡが所望のデバッグ対象タスクであ
るか否かが予めデバッガに指定されていた被デバツグタ
スク識別子（タスクレジスタ値）、および比較条件を用
いて判断され、デバッガ全開始するか否かが決定される
。タスクＡが所望の条件を満たしていない場合にはタス
クリジーーム命令を発行しタスクＡの処理を続行する。
スクレジスタＴＲ（Ａ）の値、タスク状態表Ｔ Ｓ Ｓ
（Ａ）の値、およびバックリンクポインタＢＬＰを用
いて認識し、タスクＡが所望のデバッグ対象タスクであ
るか否かが予めデバッガに指定されていた被デバツグタ
スク識別子（タスクレジスタ値）、および比較条件を用
いて判断され、デバッガ全開始するか否かが決定される
。タスクＡが所望の条件を満たしていない場合にはタス
クリジーーム命令を発行しタスクＡの処理を続行する。
このリジューに命令の発行はタスクＡがデバッグ対象の
条件を満たしていた場合、メモ！ＪＲ／Ｗ。
条件を満たしていた場合、メモ！ＪＲ／Ｗ。
レジスタＲ／Ｗ、１１０ Ｒ／Ｗ等の各種のデバッグ
動作終了後に発行されるものと同一である。
動作終了後に発行されるものと同一である。
以上説明したように本発明は、予めデバッガに停止タス
ク識別子と停止条件とを指定しておき、デバッガは指定
アドレスを停止アドレス格納レジスタに設定しアドレス
停止割込が発生した時動作中であったタスクの識別子の
デバッガタスクのタスクレジスタＴＲ，タスク状態表Ｔ
ＳＳ、バックリンクポインタＢＣＰ経由でアクセスし前
記指定済の停止タスク識別子と比較してからデバッガ動
作を開始することによυ、マルチタスキングシステムあ
るいはオーバレイモジュールを駆使したシステムにおい
ても容易に着目したタスクのデバッグを可能とする効果
がある。
ク識別子と停止条件とを指定しておき、デバッガは指定
アドレスを停止アドレス格納レジスタに設定しアドレス
停止割込が発生した時動作中であったタスクの識別子の
デバッガタスクのタスクレジスタＴＲ，タスク状態表Ｔ
ＳＳ、バックリンクポインタＢＣＰ経由でアクセスし前
記指定済の停止タスク識別子と比較してからデバッガ動
作を開始することによυ、マルチタスキングシステムあ
るいはオーバレイモジュールを駆使したシステムにおい
ても容易に着目したタスクのデバッグを可能とする効果
がある。
またタスクレジスタ、タスク状態等マイクロプロセッサ
が持つアーキテクチャを使用してタスクを判別している
ため汎用的なデバッガを開発できるという効果がある。
が持つアーキテクチャを使用してタスクを判別している
ため汎用的なデバッガを開発できるという効果がある。
第１図は本発明が対象とするマイクロプログラム制御装
置の構成を示す図、第２図はマルテクスキングをサポー
トするマイクロプロセッサのアーキテクチャを説明する
ための図、第３図は本発明の一実施例の一部であるアド
レス停止割込発生器の構成を示す図、および第４図はデ
バッガ、プロセッサの処理を示す図である。 第１図から第４図において、１００・・・・・・システ
ムバス、２００・・・・・・マイクロプロセラ？（ＣＰ
Ｕ）、３００・・・・・・アドレス停止割込発生器（Ａ
ＳＯＰ）、４００・・・・・・割込制御器（ＰＩＣ）、
５００・・・・・・メインメモリ（ＭＭ）、００，１０
．２０・・・・−・タスクレジスタ（ＴＲ）、０１，１
１．２１・・・・・・タスク状態表（ＴＳＳ）、３１０
・・・・・・停止アドレス格納レジスタ、３２０・・・
・・・比較器、３３０・・・・・・インタラプトサンプ
ルタイミング生成回路、３４０・・・・・・マ、ｘ、
りＦ ／ Ｆ 、 ３５０・・・・−・マスクＦ／Ｆ
。 ３５０・・・・・・ＡＮＤゲート、３５１・・・・・・
アドレス停止割込信号、５１０・・・・・・デバッガプ
ログラム処理糸 ／ 図 め３Σ
置の構成を示す図、第２図はマルテクスキングをサポー
トするマイクロプロセッサのアーキテクチャを説明する
ための図、第３図は本発明の一実施例の一部であるアド
レス停止割込発生器の構成を示す図、および第４図はデ
バッガ、プロセッサの処理を示す図である。 第１図から第４図において、１００・・・・・・システ
ムバス、２００・・・・・・マイクロプロセラ？（ＣＰ
Ｕ）、３００・・・・・・アドレス停止割込発生器（Ａ
ＳＯＰ）、４００・・・・・・割込制御器（ＰＩＣ）、
５００・・・・・・メインメモリ（ＭＭ）、００，１０
．２０・・・・−・タスクレジスタ（ＴＲ）、０１，１
１．２１・・・・・・タスク状態表（ＴＳＳ）、３１０
・・・・・・停止アドレス格納レジスタ、３２０・・・
・・・比較器、３３０・・・・・・インタラプトサンプ
ルタイミング生成回路、３４０・・・・・・マ、ｘ、
りＦ ／ Ｆ 、 ３５０・・・・−・マスクＦ／Ｆ
。 ３５０・・・・・・ＡＮＤゲート、３５１・・・・・・
アドレス停止割込信号、５１０・・・・・・デバッガプ
ログラム処理糸 ／ 図 め３Σ
Claims (1)
- 【特許請求の範囲】 マルチタスキングで動作するマイクロプログラム制御装
置におけるデバッガ起動方式であって、現在のアクティ
ブなタスクを識別する識別子を保持するタスク格納手段
と、該タスク格納手段により、アドレッシングされかつ
デバッガタスクに割込まれたとき実行しておりタスク切
替時次に実行されるべき実行待ちの状態のタスクを識別
するバックリンクポインタを保持したタスク状態表とを
有する処理手段と、 プログラムで書込可能な停止アドレスを格納する停止ア
ドレス格納手段と、この停止アドレス格納手段の値とシ
ステムアドレスバス上の値を比較する比較手段と、この
比較手段の出力信号とインタラプトサンプルタイミング
信号との論理和から生成されたアドレス停止割込信号を
発生するアドレス停止割込発生手段と、 このアドレス停止割込発生手段からマイクロプロセッサ
への割込信号に応答してタスク切替を伴なって開始され
、割込処理用タスクを識別する前記タスクレジスタがア
ドレッシングする前記タスク状態表中の前記バックリン
クポインタ値と予め指定された規定値とを比較してその
比較結果が指定条件を満足した時に限りデバッガ動作を
開始し、条件を満足しない場合は前記アドレス停止割込
発生器からの割込を無視する割込処理手段とを含むこと
を特徴とするデバッガ起動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61134576A JPS62290942A (ja) | 1986-06-09 | 1986-06-09 | デバツガ起動方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61134576A JPS62290942A (ja) | 1986-06-09 | 1986-06-09 | デバツガ起動方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62290942A true JPS62290942A (ja) | 1987-12-17 |
Family
ID=15131584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61134576A Pending JPS62290942A (ja) | 1986-06-09 | 1986-06-09 | デバツガ起動方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62290942A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01211128A (ja) * | 1988-02-19 | 1989-08-24 | Nec Corp | マイクロプロセッサにおける事象検出方式 |
| JPH0535527A (ja) * | 1991-07-30 | 1993-02-12 | Chubu Nippon Denki Software Kk | データアクセス停止方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55135948A (en) * | 1979-04-10 | 1980-10-23 | Nec Corp | Information processing device |
| JPS59128640A (ja) * | 1983-01-13 | 1984-07-24 | Fuji Facom Corp | マイクロプログラム方式計算機のオンライントレ−ス方式 |
-
1986
- 1986-06-09 JP JP61134576A patent/JPS62290942A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55135948A (en) * | 1979-04-10 | 1980-10-23 | Nec Corp | Information processing device |
| JPS59128640A (ja) * | 1983-01-13 | 1984-07-24 | Fuji Facom Corp | マイクロプログラム方式計算機のオンライントレ−ス方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01211128A (ja) * | 1988-02-19 | 1989-08-24 | Nec Corp | マイクロプロセッサにおける事象検出方式 |
| JPH0535527A (ja) * | 1991-07-30 | 1993-02-12 | Chubu Nippon Denki Software Kk | データアクセス停止方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2986056B2 (ja) | 異なるアドレス空間にわたってスレッド事象を処理する方法 | |
| US6718294B1 (en) | System and method for synchronized control of system simulators with multiple processor cores | |
| US20030177476A1 (en) | Debugging multiple threads or processes | |
| JP2001134466A (ja) | デバッグ装置及び方法並びにプログラム記録媒体 | |
| US20100153786A1 (en) | Processor, multiprocessor, and debugging method | |
| JP2000066904A (ja) | マルチタスク制御方法及び記憶媒体 | |
| JPH11175369A (ja) | プログラム開発支援装置、プログラム開発支援方法及びプログラム開発支援プログラムを記録した媒体 | |
| JPS62290942A (ja) | デバツガ起動方式 | |
| JP2823230B2 (ja) | 処理の継続実行方法 | |
| JP3503504B2 (ja) | デバッグ処理システムと計算機およびデバッグ処理方法 | |
| JPH0588933A (ja) | デバツグ機能を有する並列処理システム | |
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| JP2800577B2 (ja) | デバッグ装置 | |
| JP3102381B2 (ja) | タスクデバッグ装置、タスクデバッグ方法及びその記録媒体 | |
| JPH06214828A (ja) | 対話型デバッグ制御装置 | |
| JPS61282937A (ja) | 情報処理装置 | |
| JPH06161817A (ja) | スレッドオンラインデバッグ装置 | |
| JPH08185341A (ja) | Ｃｐｕシミュレータ | |
| JPH0232651B2 (ja) | ||
| JPS59202548A (ja) | デバツグ装置 | |
| JPS61194531A (ja) | 命令実行制御装置 | |
| JP2003263335A (ja) | デバッグモニター | |
| JPH04296943A (ja) | 関数型言語のデバッグ方式 | |
| JPS6376053A (ja) | マルチコンピユ−タ装置 | |
| JPH05224986A (ja) | シンボリックデバッガ |