JPS6376053A - マルチコンピユ−タ装置 - Google Patents

マルチコンピユ−タ装置

Info

Publication number
JPS6376053A
JPS6376053A JP61222384A JP22238486A JPS6376053A JP S6376053 A JPS6376053 A JP S6376053A JP 61222384 A JP61222384 A JP 61222384A JP 22238486 A JP22238486 A JP 22238486A JP S6376053 A JPS6376053 A JP S6376053A
Authority
JP
Japan
Prior art keywords
computer
control information
master computer
slave
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61222384A
Other languages
English (en)
Inventor
Yasuo Kumakura
熊倉 康夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61222384A priority Critical patent/JPS6376053A/ja
Publication of JPS6376053A publication Critical patent/JPS6376053A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、マスタコンピュータとスレーブコンピュータ
でなるマスタ/スレーブ型のマルチコンピュータ装置に
おいて、スレーブコンピュータのプロゲラムチバッグの
際、スレーブコンビニータのプログラムに予め設けたブ
レークポイントをマスタコンピュータの状態に拘らず検
出するため、例えばクロック割込などの定期的な割込を
マスタコンピュータが受けたとき、マスタコンピュータ
がスレーブコンピュータの実行アドレスがブレークポイ
ントに達したかどうかの監視を行なうことにより、スレ
ーブコンピュータのブレークポイントをマスタコンピュ
ータの状態に拘らず検出することができるようにし、そ
の結果、マスタコンピュータとスレーブコンピュータと
を協調させてプログラムデバッグを同時に行なうことが
できるようにしたものである。
〔産業上の利用分野〕
本発明は、マスタ/スレーブ型のマルチコビュータ装置
に係り、特に、プログラムデバッグの際、定期的な割込
をマスタコンピュータが受けたとき、マスタコンピュー
タがスレーブコンピュータに於るブレークポイントの監
視をマスタコンピュータの状態に拘らず検出するように
したものに関する。
〔従来の技術〕
従来のマスタ/スレーブ型のマルチコピュータ装置は、
命令実行の際の制御情報を保持する制御レジスタと、こ
の制御レジスタに制御情報を格納するマスタコンピュー
タと、前記制御レジスタに格納された制御情報に基づい
て命令を実行するスレーブコンピュータにより構成され
る。
このような構成のマルチコンピュータ装置におけるプロ
グラムデバッグの際は、マスタコンピュータがスレーブ
コンピュータのプログラムに予め設けられているブレー
クポイントの監視を行なうようになっている。
〔発lJ+が解決しようとする問題点〕しかしながら、
このような従来のマルチコビュータ装置にあっては、ス
レーブコンピュータのプログラムデバッグの際は、スレ
ーブコンピュータに予め設けたブレークポイントの検出
を常にマスタコンピュータが監視していなければならな
かったため、マスタコンピュータではマスタコンピュー
タのプログラムにブレークポイントを予め設定してマス
タコンピュータのプログラムデバッグを行うことが出来
ないという問題点があった。
〔問題点を解決するための手段〕
この発明は、このような従来の問題点に着目してなされ
たもので、スレーブコンピュータのプログラムデバッグ
を行う際、マスタコンピュータのプログラムにもブレー
クポイントを予め設定してマスタコンピュータのプログ
ラムのデバッグを回持に行うことができるマルチコビュ
ータ装置を提供することをその目的とする。
そして、この目的を達成するために、本発明にあっては
その構成を、M制御情報を保持する制御情報保持手段と
、該制御情報保持手段に制御情報を格納するマスタコン
ピュータと、前記制御情報保持手段の制御情報に基づい
て情報処理を実行するスレーブフンピユータにより構成
されるマルチコンピュータ装置において、定期的に割込
を発生する割込発生手段を設け、この割込発生手段から
の割込をマスタコンピュータが受けたとき、マスタコン
ピュータはスレーブコンピュータに設定したブレークポ
イントの監視を行なうようにした。
〔作用〕
次に、本発明の作用を第1図に示す本発明の原理ブロッ
ク図に基づいて説明する。
通常、マスタコンピュータlは所定の情報処理を行なう
と共に制御情報を生成し、該情報を制御情報保持T一段
10に格納する。そこで、スレーブコンピュータ2は前
記制御情報を制御情報保持手段lから読出して、該制御
情報に従って情報処理を行なう。
一方、割込発生手段11が定期的に割込信号を発生して
、該割込信号をマスターコンピュータ1に設けたブレー
クポイント監視ルーチン12に出力している。従って、
プログラムのデバッグを行なう場合は、この割込発生手
段11からの割込信号をマスタコンピュータlに於るブ
レークポイント監視ルーチン12が受けたとき、このブ
レークポイント監視ルーチン12はスレーブコンピュー
タ2の実行アドレスが予め設定したブレークポイントに
達したかどうかの監視を行なう。
〔実施例〕
以下、この発明の実施例を図面に基づいて説明する。
第2図は本発明の一実施例を示すマスタ/スレーブ型の
マルチコンピュータ装置のブロック図である。
lはマスタコンピュータ、2は後述する制御レジスタ3
に前記マスタコンピュータlが格納した制御情報に基づ
いて命令を実行するスレーブコンピュータである。3は
前記制御情報を保持する制御レジスタであり、この制御
レジスタ3は本発明に於る制御情報保持手段10に相当
する。4はマスタコンピュータ1が入出力する各種情報
の入出力経路となるバスであり、このバス4にはケーブ
ル5等を介して前記スレーブコンピュータ2を接続して
いる。マスタコンピュータlは制御情報を生成すると、
この制御情報をバス4を介して制御レジスタ3に設定す
るようになっている。6はマスターコンピュータl内の
クロック発生器(図示省略)からのクロック信号を受け
ると、定期的な割込信号をマスターコンピュータlに出
力する割込発生器であり、この割込発生器6は未発11
に於る割込発生手段11に相当する。プログラムデバッ
グの際、前記割込発生器6からの割込信号をマスタコン
ピュータlが受けると、マスタコンピュータlはスレー
ブコンピュータ2の実行アドレスが予め設定したブレー
クポイントに達したかどうかの監視を行なうようになっ
ているやそして、このブレークポイントの監視を行なう
1〜段として、本実施例ではブレークポイント監視ルー
チンと呼ぶソフトウェアで実現している。このブレーク
ポイント監視ルーチンは本発明のブレークポイント監視
手段12に相当する。また、マスタコンピュータ1とス
レーブコンピユー2はバス4及びケーブル5を介して人
情の情報交換を行なう、更に、マスターコンピュータ1
には、マスターコンピュータ1及びスレーブコンピュー
タ2のプログラムの実行制御を行なう、所謂デバッガと
呼ばれるソフトウェアを有する。以−ヒの構成となるマ
ルチコンピュータ装置に於いて、マスターコンピュータ
1及びスレーブコンピュータ2のプログラムデバッグを
行なう場合を想定し、その作動を説明する。
マスタコンピュータ1及びスレーブコンピュータ2の電
源が投入されると、デバッガがその制御を開始する。先
ず、デバッガは第3図に示すように、スッテプSlでス
レーブコンピュータ2にブレークポイントが予め設定さ
れているかどうかを判別し、ブレークポイントが設定さ
れていることを判別したならば、スッテプS2でベクタ
テーブルより割込ベクタを読み出し、スッテプS3でブ
レークポイント監視ルーチンを前記割込ベクタに基づい
てベクタテーブルに登録する。
そこで、割込発生器6からの定期的な割込信号をマスタ
コンピュータ1が受けると、そのタイミングに対応して
ベクタテーブルに登録されている割込ベクタに従いブレ
ークポイント監視ルーチンが起動される。この起動され
たブレークポイント監視ルーチンは第4図に基づいてブ
レークポイントの監視及び処理を行なう、先ず、ブレー
クポイン14視ルーチンは、ステップSlでスレーブコ
ンピュータ2の実行アドレスをケーブル5及びバス4を
介して読み込み、ステップS2で該アドレスがブレーク
ポイントに達したかどうかを判定し、ブレークポイント
に達しているならば、ステップS4で所定の処理を行な
うことにより一連処理を終了する。そして、再び割込発
生器6から割込が発生すると、前述した第4図のフロー
チャートに従って、処理を開始する。
尚、m4図のスッテプ2でスレーブコンピュータ2の実
行アドレスがブレークポイントに達していないことをマ
スタコンピュータlに於るブレークポイント監視ルーチ
ンが判別したときは、スッテプS5に進み、クロック割
込ベクタで指示されるアドレスに予め用、こしているク
ロック割込処理ルーチグ鵬制御に移り、クロック割込処
理ルーチンが所定の割込処理を行なう。
〔発IJJの効果〕
以り説’JI したように、この発明によれば、その構
成を定期的に割込を発生する割込発生−手段を備える共
に、この割込発生7段からの割込信号を受けたとき、ス
レーブコンピュータの実行アドレスが予め、設定したブ
レークポイントに達したかどうかを監視するブレークポ
イント監視手段を前記マスタコンピュータに設けたため
、スレーブコンピユータのプログラムデバッグを行なう
際、マスタコンピュータの状態に拘らず定期的にスレー
ブコンピュータの状態を監視することができる。
従って、マスタコンピュータのプログラムにもブレーク
ポイントを設定してマスタコンピュータのプログラムデ
バッグをスレーブコンピュータのプログムデバッグと協
調させて行なうことができることとなり、その結果プロ
グラムの生産性の向上に寄与することができる。
【図面の簡単な説明】
第1図は本発明の原理ブロッ図、第2図は本発明の一実
施例におけるブロック図、第3図はブレークポイント監
視ルーチンの登録フローチャート、第4図はブレークポ
イント監視ルーチンのフローチャートである。 1・・・マスクコンピュ−タ 2・・・スレーブコンピュータ 3・・・制御レジスタ 4・・・バス 5・・・ケーブル 6・・・割込発生憲 lO・・・制御情報保持り段 11・・・割込発生り段

Claims (1)

  1. 【特許請求の範囲】 制御情報を保持する制御情報保持手段と、該制御情報保
    持手段に制御情報を格納するマスタコンピュータと、前
    記制御情報保持手段の制御情報に基づいて情報処理を実
    行するスレーブコンピュータにより構成されるマルチコ
    ンピュータ装置において、 定期的に割込信号を発生する割込発生手段を備えると共
    に、 この割込発生手段からの割込信号を受けたとき、スレー
    ブコンピュータの実行アドレスが予め設定したブレーク
    ポイントに達したかどうかを監視するブレークポイント
    監視手段を前記マスタコンピュータに設けたことを特徴
    とするマルチコンピュータ装置。
JP61222384A 1986-09-19 1986-09-19 マルチコンピユ−タ装置 Pending JPS6376053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61222384A JPS6376053A (ja) 1986-09-19 1986-09-19 マルチコンピユ−タ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61222384A JPS6376053A (ja) 1986-09-19 1986-09-19 マルチコンピユ−タ装置

Publications (1)

Publication Number Publication Date
JPS6376053A true JPS6376053A (ja) 1988-04-06

Family

ID=16781512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61222384A Pending JPS6376053A (ja) 1986-09-19 1986-09-19 マルチコンピユ−タ装置

Country Status (1)

Country Link
JP (1) JPS6376053A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02190941A (ja) * 1989-01-20 1990-07-26 Hitachi Ltd 障害発生方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02190941A (ja) * 1989-01-20 1990-07-26 Hitachi Ltd 障害発生方式

Similar Documents

Publication Publication Date Title
JPS6376053A (ja) マルチコンピユ−タ装置
JPH0581070A (ja) プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法
JPH0675820A (ja) マルチプロセッサシステムにおける割り込み装置
JPH0675819A (ja) マイクロプロセッサ
JP2653412B2 (ja) ブレークポイント設定方法
JPS638946A (ja) プログラムデバツグサポ−ト方式
JPS5846447A (ja) デバツグ方式
KR920003909B1 (ko) 디버깅지원회로
JPS63231640A (ja) プログラムデバグ方式
JPS62290942A (ja) デバツガ起動方式
JPS61286936A (ja) ステップ動作制御方式
JPS6033654A (ja) マイクロプロセツサ間デ−タ転送方式
JPS61194531A (ja) 命令実行制御装置
JPS63155330A (ja) マイクロプログラム制御装置
JPS59200356A (ja) プログラムトレ−ス方式
JPS6273340A (ja) 中央処理装置
JPS63205740A (ja) プログラム実行トレ−ス処理方式
JPH0340143A (ja) パイプライン方式計算機におけるデバッグ方式
JPS61282937A (ja) 情報処理装置
JPS6356742A (ja) 割込要求信号発生回路
JPS6282439A (ja) 擬似障害発生方式
JPH0772874B2 (ja) 割込み受取り装置
JPH01234945A (ja) デバッグツール
JPH02195450A (ja) データ処理装置
JPH02242301A (ja) モニタ機能を有する工程制御方式