JPH02195450A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は、ソフトウェア開発時のデバッグを容易にし
、リアルタイムなソフトウェア開発環境を提供するデー
タ処理装置に関するものである。

〔従来の技術〕

ソフトウェアの開発時には、プログラムのデバッグを行
うために、そのプログラムの途中に幾つかのブレイクポ
イントを設けておき、プログラムのデバッグを行う際に
そこでプログラムの実行を一時中断させる。そして、そ
の時点でのデータ処理装置のアクセス状態を調べること
により、プログラムのチエツクを行っている。

第３図は、レジスタの内容を調べるための従来のハード
ウェアの一例を示す構成図である。

この図において、１１はデータ処理手段（以下、ｃｐｕ
と呼ぶ）、１２はレジスタ群で、１つ以上のレジスタか
ら構成゛されている。Ｒ１−Ｒｎは前記レジスタ群１２
を構成する個々のレジスタ、ｒ１〜ｒｎは前記レジスタ
Ｒ１〜Ｒｎ内から転送されたデータを表わす。ただし、
ｎは整数である。１３は外部メモリで、プログラム実行
後のレジスタＲ１〜Ｒｎ内のデータｒ１〜ｒｎを記憶す
る。１４はデータバスである。

第４図はステップ実行におけるレジスタの内容を調べる
際の手順の一例を説明するフローチャートである。なお
、（１）〜（３）は各ステップを示す。

先ず、プログラムを１命令実行する（１）０次いで、プ
ログラム実行が中断され、その時点でレジスタＲ１〜Ｒ
ｎ内のデータｒ１〜ｒｎを外部メモリ１３に記憶しく２
）、期待したレジスタの内容であるかどうかを外部メモ
リ１３の内容との一致により判断しく３）　　Ｎｏなら
ばこれらのステップ（１）〜（３）を繰り返し、ＹＥＳ
の場合には、プログラムの実行を終了する。このように
、レジスタの内容であるかどうかを外部メモリ１３の内
容比較によりプログラムのブレイクが可能となる。

〔発明が解決しようとする課題） 以上のように、従来のデータ処理装置においては、レジ
スタＲ１〜Ｒｎ内のデータによるプログラムのブレイク
を実現する場合、１命令毎のプログラム実行によってデ
ータを比較しなければならず、リアルタイムなプログラ
ム実行環境の下ではサポートできないという問題点があ
った。

この発明は、上記の問題点を解決するためになされたも
ので、プログラムのデバッグの際、レジスタ値によるプ
ログラムのブレイクをリアルタイムな明輝の下で行うこ
とが可能で、１回１回のレジスタ内容を調べることなく
ブレイクをかけて効率よくデバッグ処理を実行できるデ
ータ処理を得ることを目的とする。

（課題を解決するための手段） この発明に係るデータ処理装置は、各レジスタを選択す
るセレクタと、このセレクタによって選択されたレジス
タの内容と比較するための値を設定するブレイクレジス
タと、このブレイクレジスタの内容とセレクタによって
選択されたレジスタの内容を比較して割込み信号を出力
する比較器とをデータ処理手段内に設けたものである。

（作用） この発明においては、データ処理手段内に設けられるセ
レクタが各レジスタを選択し、ブレイクレジスタにはセ
レクタによって選択されたレジスタの内容と比較するた
めの値を設定し、比較器がブレイクレジスタの内容とセ
レクタによって選択されたレジスタの内容を比較して割
込み信号を出力させる。

（実施例） 第１図はこの発明の一実施例を示すデータ処理装置の構
成を説明する回路構成図である。

この図において、１はセレクタで、レジスタＲ１〜Ｒｎ
を選択し、比較器３に対して選択されたレジスタの内容
を出力する。２はブレイクレジスタで、ブレイクをかけ
ようとするレジスタに対するブレイク値を設定する。３
は比較器で、セレクタ１によって選択されたレジスタの
内容とブレイクレジスタ２の内容が一致した場合に、デ
ータ処理手段１１に対して割込み信号４を出力する。

１４ａは前記データ処理手段１１に対応する内部データ
バスである。なお、１２はレジスタ群を示す。

なお、割込み信号４がデータ処理手段１１に対して出力
されると、データ処理手段１１はプログラム実行を中断
して割込み処理（ブレイクポイント処理）を行う。

次に、第２図を参照しながら第１図に示したデータ処理
装置によるブレイクポイント処理について説明する。

第２図は、第１図に示したデータ処理手段１１によるブ
レイクポイント処理手順の一例を説明するフローチャー
トである。なお、（１）〜（７）は各ステップを示す。

先ず、セレクタ１に対してブレイク対象となるレジスタ
（レジスタＲ１〜Ｒｎのうち何れか）を選択指定するデ
ータセットを行う（１）。次いで、ブレイクされる時の
レジスタの値をブレイクレジスタ２にセットする（２）
。次いで、データ処理手段１１によるバスサイクルが開
始されると（３）、比較器３によってセレクタ１によっ
て選択されたレジスタの内容とブレイクレジスタ２の内
容をすべて比較して同内容が一致するかどうかを判定し
く４）、Ｎｏならばプログラム処理を継続しく７）、Ｙ
ＥＳならば割込み信号４がアクティブとなり（５）、プ
ログラム実行を中断する（６）、このようにしてブレイ
クポイント処理が行われる。

なお、すべてのレジスタＲ１〜Ｒｎと比較されるブレイ
クレジスタ（ｎ個）を用意し、各比較等にイネーブル／
ディスエーブル端子を設けておけば、複数レジスタでの
ブレイクが可能となる。

また、比較器を不一致検出によって割込み信号をアクテ
ィブにするように構成すれば、一致している間だけプロ
グラム処理が実行されることとなる。

（発明の効果） 以上説明したように、この発明は各レジスタを選択する
セレクタと、このセレクタによって選択されたレジスタ
の内容と比較するための値を設定するブレイクレジスタ
と、このブレイクレジスタの内容とセレクタによって選
択されたレジスタの内容を比較して割込み信号を出力す
る比較器とをデータ処理手段内に設けたので、プログラ
ムを毎回中断してレジスタの内容を調べるといった処理
を行うことなくブレイクをかけることができる。

従って、リアルタイムなプログラム制御の下でデバッグ
を効率よく実行できる優れた効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すデータ処理装置の構
成を説明する回路構成図、第２図は、第１図に示したデ
ータ処理装置によるブレイクポイント処理手順の一例を
説明するフローチャート、第３図は、レジスタの内容を
調べるための従来のハードウェアの一例を示す構成図、
第４図は、第３図のステップ実行におけるレジスタの内
容を調べる際の手順の一例を説明するフローチャートで
ある。 図において、１はセレクタ、２はブレイクレジスタ、３
は比較器、４は割込み信号、Ｒ１−Ｒｎはレジスタであ
る。 なお、各図中の同一符号は同一または相当部分を示す。 代理人　大　岩　　増　雄　　（外２名）第２図 第１図 Ｒ１〜Ｒｎ二レジスタ （自＊） 第 図 平成 ２年 ４月１０日 ｌ、事件の表示 特願＠１−１６００６号 ２、発明の名称 データ処理装置 ３、補正をする者 第 図 代表者 ５、補正の対象 明細書の発明の詳細な説明の欄および図面６、？ｌ＋１
正の内容 （１）　　明細書の第６頁５行の「ブレイクポイント処
理手順の一例」を、「ブレイクポインｊ・処理に至るま
での手順の一例」と補正する。 （２）同じく第６頁１５〜１６行の「すべて」を「すべ
てのバスサイクルにおいて」と補正する。 （３）同じく第６頁１７行の「プログラム処理」を、「
プログラム処理によるバスサイクル」と補正する。 （４）同じく第６頁１９〜２０行の「このようにしてブ
レイクポイント処理が行われる。」を、ｒ中断後、ブレ
イクポイン）・処理が行われ、レジスタによるブレイク
が発生したことが確認できる。」と補正する。 （５）　　図面中、第２図を別紙のように補正する。 以上

Claims (1)

【特許請求の範囲】
1. １つ以上のレジスタを有し、これらのレジスタをアクセ
   スしてデータ処理を行うデータ処理手段を有するデータ
   処理装置において、前記各レジスタを選択するセレクタ
   と、このセレクタによって選択されたレジスタの内容と
   比較するための値を設定するブレイクレジスタと、この
   ブレイクレジスタの内容と前記セレクタによって選択さ
   れたレジスタの内容を比較して割込み信号を出力する比
   較器とを前記データ処理手段内に具備したことを特徴と
   するデータ処理装置。