JPS63639A - プログラムデバツグ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ２系統時分割処理型プログラム制御プロセッサに於いて
、−方の系統のユーザプログラムのブレークポイント実
行時に、他方の系統のユーザプログラムについては、シ
ステプログラムの例えばＯ番地にクリップさせ、−方の
系統のユーザプログラムの所望の時点のモニタを、他方
の系統のユーザプログラムに追加することなく実行でき
るようにしたものである。

〔産業上の利用分野〕

本発明は、２系統のユーザプログラムを命令すイクル毎
に交互に実行する時分割処理型プログラム制御プロセッ
サに於けるプログラムデバッグ方式に関するものである
。

送受信の制御を信号処理プロセッサにより行う場合に、
送信用のプログラムと受信用のプログラムとの２系統の
ユーザプログラムを用意し、その２系統のユーザプログ
ラムを命令サイクル毎に交互に実行する時分割処理型プ
ログラム制御プロセッサが知られており、このような２
系統のユーザプログラムのデバッグを効率良く行うこと
が要望されている。

〔従来の技術〕

ユーザがデバッグを行う時に、ユーザプログラムにブレ
ークポイントを設定し、プログラム実行中にこのブレー
クポイントを通過すると、自動的にシステムプログラム
を実行し、プロセッサの内部状態を外部へ出力すること
により、モニタできるものである。第５図はブレークポ
イント実行説明図であり、ユーザプログラムの所望の位
置にブレークポイントＢＰを設定するもので、その位置
にジャンプ命令ＪＭＰ　　Ａを書込むものである。

（１）〜（７）は動作順序を示し、ユーザプログラムを
順次実行（１）シて、ブレークポイントＢＰに達すると
、ブレークポイントアドレスからのジャンプ命令ＪＭＰ
　　Ａにより、システムプログラムのＡ番地にジャンプ
する（２）。

そして、システムプログラムのＡ番地のブレークポイン
トレジスタの実行により、プロセッサの内部レジスタや
内部ランダムアクセスメモリの内容を外部に出力する内
部状態の外部出力（３）の処理が行われた後、再スター
ト待ち（４）となる。そして、再スタートにより、外部
に出力した内容を元に戻す内部状態の復帰が実行され（
５）、次にリターン命令により、ブレークポイントＢＰ
に＋１されたユーザプログラムの番地ＢＰ＋　１に復帰
され、再びユーザプログラムが実行される（７）。

従って、設定されたブレークポイン１−ＢＰに於けるデ
ータを収集して、ユーザプログラムのデバッグを行うこ
とができる。

〔発明が解決しようとする問題点〕

前述のように、２系統のプログラムを命令サイクル毎に
交互に実行する時分割処理型プログラム制御プロセッサ
に於いて、−方の系統のプログラムにブレークポイント
を設定すると、第５図に示すように、ブレークポイント
の処理が行われるが、他方の系統のプログラムの実行に
より内部レジスタの内容等の内部状態が変化することに
なる。

従って、ブレークポイント処理により外部出力されるプ
ロセッサの内部状態は所定のものでなくなり、デバッグ
を行うことが困難であった。

本発明は、−方の系統のユーザプログラムのブレークポ
イント処理を実行しても、他方の系統のユーザプログラ
ムにより内部状態が変化されないようにすることを目的
とするものである。

Ｃ問題点を解決するための手段〕 本発明のプログラムデバッグ方式は、第１図を参照して
説明すると、プロセッサ１と、２系統のユーザプログラ
ムとシステムプログラムとを格納したプログラムメモリ
２と、ブレークポイントレジスタ３と、比較回路４と、
ウェイティングポイントレジスタ５と、セレクタ６とを
備え、ブレークポイントレジスタ３に設定した一方の系
統のユーザプログラムのブレークポイントアドレスと、
プログラムメモリ２のアドレスとを比較回路４により比
較し、比較一致により一方の系統のユーザプログラムか
らシステムプログラムにジャンプさせて、ブレークポイ
ント処理を実行させる。

又他方の系統のユーザプログラムの次のアドレスを前記
ウェイティングポイントレジスタ５に設定し、セレクタ
６によりジャンプコードを選択させることにより、他方
の系統のユーザプログラムを前記システムプログラムの
特定のアドレスにクリップさせる。

ブレークポイント処理の実行終了により、ブレークポイ
ントアドレスに＋１された一方の系統のユーザプログラ
ムに復帰させ、又ウェイティングポイントレジスタ５に
設定されたアドレスをセレクタ６により選択して、その
アドレスに他方のユーザプログラムを復帰させるもので
ある。

〔作用〕

一方の系統のユーザプログラムのブレークポイント実行
中は、他方の系統のユーザプログラムはシステムプログ
ラムの特定のアドレスにクリップされるので、他方の系
統のユーザプログラムにより内部レジスタの内容等が変
更されることがなくなる。従って、−方の系統のユーザ
プログラムのブレークポイント実行により、所望の内部
状態を外部に出力させることができるから、デバッグが
容易となる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の実施例のブロック図であり、１１はプ
ロセッサ、１２は２系統のユーザプログラム及びシステ
ムプログラムが格納されたプログラムメモリ、１３はブ
レークポイントレジスタ（ＢＰＲ）、１４は比較回路、
１５はウェイティングポイントレジスタ（ＷＰＲ）　、
１６．２０はＤフリップフロップ、１７はＲ−Ｓフリッ
プフロップ、１８は遅延回路、１９はシステムプログラ
ムの最終アドレスの検出回路、２１はモニタアドレスレ
ジスタ（ＭＡＲ）　、２２〜２４はセレクタ、２５はオ
ア回路である。又ａ〜ｉは各部の信号である。

プロセッサ１１からプログラムメモリ１２のアドレス信
号すが、アドレスカウンタ・クロックａに同期して出力
され、セレクタ２２を介してプログラムメモリ１２に加
えられ、プログラムメモリ１２から命令コードｇが読出
され、セレクタ２３．２４を介してプロセッサ１１に命
令コードｈとして加えられる。

セレクタ２２は、制御信号が“ｌ”の時にモニタアドレ
スレジスタ２１側を選択し、“０”の時にプロセッサ１
１側を選択する。又セレクタ２３は、制御信号が“ｌ”
の時に“ＪＭＰコード”を選択し、“Ｏ゛の時に命令コ
ードｇの上位所定ビットを選択する。又セレクタ２４は
、制御信号が“１”の時に、ウェイティングポイントレ
ジスタ１５側を選択し、“０”の時に、命令コードｇの
下位所定ビットを選択し、イネーブル端子ＥＮに“１”
の信号が加えられると、選択出力信号をオール“０”と
し、“Ｏ”の信号が加えられると、制御信号に従った選
択動作を行うものである。

ブレークポイントレジスタ１３には、２系統のユーザプ
ログラムの一方の系統のブレークポイントアドレスが設
定され、比較回路１４によりアドレス信号すと比較され
る。比較一致信号Ｃによりフリップフロップ１６．１７
がセントされ、このフリップフロップ１７のＱ端子出力
信号ｅが、アドレス信号すのＭＳＢ　（最上位ビット）
となり、１”の時にシステムプログラム領域のアドレス
信号となり、又“Ｏ”の時に２系統のユーザプログラム
領域のアドレス信号となる。

又モニタアドレスレジスタ２１には、プログラムメモリ
１２の内容をモニタしたい場合に、そのアドレスが設定
され、セレクタ２２に“ｌ”の制御信号を加えることに
より、モニタアドレスレジスタ２１に設定されたアドレ
ス信号をプログラムメモリ１２に加えるものである。

第３図は本発明の実施例のブレークポイント実行説明図
であり、プログラム１，２からなる２系統のユーザプロ
グラムの一方のプログラム１にブレークポイン）ＢＰを
設定した場合の動作の概略を示すものである。プログラ
ム１に設定したブレークポイントＢＰのアドレスにジャ
ンプ命令ＪＭＰ　　＄１０が書込まれる。又システムプ
ログラムでは、＄０番地にジャンプ命令ＪＭＰ　　＄０
が格納され、＄１０番地にブレークポイント命令が格納
され、システムプログラムの最終アドレスくＥＮＤ＞に
ジャンプ命令ＪＭＰ　　ＢＰ＋１が格納されている。又
■〜■は動作順序を示す。

プログラム１，２は命令サイクル毎に交互に実行される
の、■。そして、ブレークポイントＢＰとなると、ジャ
ンプ命令ＪＭＰ　　＄１０により、システムプログラム
の＄１０番地へジャンプする■。又プログラム２に於い
ては、システムプログラムの＄０番地へジャンプする■
。この場合、図示を省略したレジスタに、プログラム２
の次のアドレスがウェイティングポイントアドレスとじ
て設定される。

プログラム１からシステムプログラムの＄１０番地ヘジ
ャンプすることにより、ブレークポイントアドレスが実
行され、内部状態の外部出力■が行われ、プログラム２
からシステムプログラムの＄０番地ヘジャンプしたこと
により、同一の＄０番地へジャンプ■を行うことになる
。そして、プログラム１側では、再スタート待ち■とな
り、又プログラム２側では、同一の＄０番地へジャンプ
■が繰り返される。

プログラムｌ側では、再スタートにより内部状態の復帰
■が行われ、この時点では、プログラム２側では、同一
の＄０番地へジャンプ０が繰り返される。プログラム１
側では内部状態の復帰が終了して、ジャンプ命令ＪＭＰ
＜ＥＮＤ＞が読出されると、システムプログラムの最終
アドレス〈ＥＮＤ＞にジャンプし■、又プログラム２側
では、同一の＄０番地へジャンプ＠が繰り返される。シ
ステムプログラムの最終アドレスには、ジャンプ命令Ｊ
ＭＰ　　ＢＰ＋１が格納されているので、ブレークポイ
ントＢＰの次のアドレスのプログラム１に復帰する０゜ 又プログラム２では、システムプログラムからウェイテ
ィングポイントレジスタに設定されたアドレスに復帰し
、再び命令サイクル毎に交互にプログラム１，２が実行
される。

第４図は本発明の実施例のタイミングチャートを示し、
（ａ）〜（１）は、第２図の各部の信号ａ　−ｉの一例
を示すもので、（ａ）はプログラムカウンタ・クロック
、（ｂｌはアドレス信号である。以下第２図。

第３図及び第４図を参照して動作を説明する。

ブレークポイントレジスタ１３に設定されたブレークポ
イントアドレスと、アドレス信号すとが比較回路１４に
より比較される。アドレス信号すがブレークポイントＢ
Ｐのアドレスと一敗した場合、プログラムメモリ１２か
ら読出される命令コードｇは、（ｇ）に示すように、ブ
レークポイントＢＰに設定したジャンプ命令ＪＭＰ　　
３１０となり、セレクタ２３．２４を介してプロセッサ
１１に命令コードｈとしてこのジャンプ命令ＪＭＰ　　
＄１０が加えられる。

又比較回路１４から一致信号Ｃが（Ｃ１に示すように出
力され、フリップフロップ１６のデータ端子りに加えら
れ、そのクロック端子Ｃにプログラムカウンタ・クロッ
クａが加えられているから、フリップフロップ１６のＱ
端子出力信号ｄは、次のプログラムカウンタ・クロック
ａによって、（ｄｌに示すように、“１”となる。この
Ｑ端子出力信号ｄは、フリップフロップ１７のセット端
子Ｓにセット信号として加えられ、ウェイティングポイ
ントレジスタ１５にロード信号として加えられ、セレク
タ２３にオア回路２５を介して制御信号として加えられ
、又セレクタ２４のイネーブル端子ＥＮに選択動作停止
の信号として加えられる。

従って、フリップフロップ１７はセントされ、そのＱ端
子出力信号ｅは（ｅ）に示すように“１゛となり、シス
テムモードとなる。即ち、このＱ端子出力信号ｅがアド
レス信号の最上位ピッ）ＭＳＢとなり、“１″の時に、
システムプログラム領域がアクセスされるもので、ユー
ザプログラムからシステムプログラムに移行されたこと
になる。

又ウェイティングポイントレジスタ１５には、−方の系
統のユーザプログラムのブレークポイン）ＢＰの次の他
方の系統のユーザプログラムのアドレスが、ウェイティ
ングポイントアドレスＷＰとして設定され、そのウェイ
ティングポイントレジスタ１５の出力信号ｒは（ｆ）に
示すものとなる。

このアドレスＷＰは、ブレークポイント実行終了後の復
帰先アドレスとなる。

又セレクタ２３にオア回路２５を介して１″の制御信号
が加えられるので、“ＪＭＰコード”が選択出力され、
セレクタ２４のイネーブル端子ＥＮに“ｌ”の信号が加
えられるので、その出力信号はオール“０”となる。即
ち、セレクタ２３から命令コード、セレクタ２４からア
ドレスがそれぞれ出力されて、プロセッサ１１に、ＪＭ
Ｐ＄０の命令コードｈが加えられる。

次にアドレス信号すは、ジャンプ命令ＪＭＰ＄１０に従
って＄１０番地のアドレス信号となり、−方の系統のユ
ーザプログラムについてのブレ−クポイント処理が実行
され、その次のアドレス信号すは、ジャンプ命令ＪＭＰ
　　＄０に従って＄０番地のアドレス信号となり、他方
の系統のユーザプログラムのジャンプ命令ＪＭＰ　　＄
０の繰り返しが行われる。即ち、第３図に示すように、
プログラム１についてはブレークポイント処理が実行さ
れ、プログラム２についてはジャンプ命令ＪＭＰ　　＄
０の繰り返しとなる。

ブレークポイント処理の終了によりジャンプ命令ＪＭＰ
　　＜ＥＮＤ＞が実行され、アドレス信号すは最終アド
レス＜ＥＮＤ＞を示すものとなる。

この最終アドレス＜ＥＮＤ＞はオール“１”の場合を示
し、検出回路１９により検出される。この最終アドレス
から（ａに示すようにジャンプ命令ＪＭＰ　　ＢＰ＋１
が読出され、セレクタ２３．２４を介してプロセッサ１
１に命令コードｈとして加えられる。

検出回路１９により最終アドレス＜ＥＮＤ＞が検出され
ると、フリップフロップ２０は次のプロセッサカウンタ
・クロックａによってセットされ、そのＱ端子出力信号
ｉは（１）に示すように“１”となる。このＱ端子出力
信号ｉによりフリップフロップ１７はリセットされてシ
ステムモードの終了となり、又セレクタ２３は″ＪＭＰ
コード”を選択出力し、セレクタ２４はウェイティング
ポイントレジスタ１５の出力信号ｆを選択出力する。

従って、プロセッサ１１には、命令コードｈとして、ジ
ャンプ命令ＪＭＰ　　ＷＰが加えられる。

最終アドレス＜ＥＮＤ＞の次のアドレス信号すは、ジャ
ンプ命令ＪＭＰ　　ＷＰが加えられる前であるから、＄
０番地のアドレス信号すとなり、次に、ジャンプ命令Ｊ
ＭＰ　　ＢＰ＋１に従ったＢＰ＋１番地のアドレス信号
すとなり、その次は、ジャンプ命令ＪＭＰ　　ＷＰに従
ったウェイティングポイントアドレスＷＰのアドレス信
号すとなる。

従って、−方の系統のユーザプログラムのブレークポイ
ント処理が実行されている間は、他方の系統のユーザプ
ログラムは、システムプログラムの＄０番地にクリップ
され、プロセッサ１１の内部状態の変化が生じないもの
となる。又ブレークポイント実行終了により、−方の系
統のユーザプログラムでは、ブレークポイントＢＰの次
の番地に復帰し、他方の系統のユーザプログラムでは、
ウェイティングポイントアドレスＷＰに復帰することが
できる。

本発明は前述の実施例のみに限定されるものではなく、
プログラムメモリ２は、各系統毎に分離して構成するこ
とも可能であり、又システムプログラムの最本冬アドレ
ス＜ＥＮＤ＞をオール“１″以外とすることも勿論可能
である。又システムプログラムにクリップする特定の番
地として、＄０番地以外の番地とすることも可能である
。

〔発明の効果〕

以上説明したように、本発明は、−方の系統のユーザプ
ログラムに設定したブレークポイントＢＰの処理を実行
している間に、他方の系統のユーザプログラムの処理を
、システムプログラムの特定の番地にジャンプ命令ＪＭ
Ｐ　　８０等によってクリップするものであるから、内
部状態の変化がなく、ブレークポイントＢＰに於ける内
部状態を外部に出力することが可能となり、時分割処理
型プログラム制御システムに於けるデバッグが容易とな
る。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の実
施例のブロック図、第３図は本発明の実施例のブレーク
ポイント実行説明図、第４図は本発明の実施例のタイミ
ングチャート、第５図はブレークポイント実行説明図で
ある。 １はプロセッサ、２はプログラムメモリ、３はブレーク
ポイントレジスタ、４は比較回路、５はウェイティング
ポイントレジスタ、６はセレクタ、１１はプロセッサ、
１２はプログラムメモリ、１３はブレークポイントレジ
スタ（Ｂ　Ｐ　Ｒ）、１４は比較回路、１５はウェイテ
ィングポイントレジスタ（ＷＰＲ）’、１６．２０はＤ
フリップフロップ、１７はＲ−Ｓフリップフロップ、１
８は遅延回路、１９は検出回路、２１はモニタアドレス
レジスタ（ＭＡＲ）　、２２〜２４はセレクタである。 本発明の原理ブロック図 第１図 本発明の芙と例のブレークポイント芙行説明図第３図

Claims (1)

1. 【特許請求の範囲】 プロセッサ（１）と、２系統のユーザプログラム及びシ
   ステムプログラムを格納したプログラムメモリ（２）と
   を備え、前記２系統のユーザプログラムを命令サイクル
   毎に交互に実行する時分割処理型プログラム制御プロセ
   ッサに於けるプログラムデバッグ方式に於いて、 ブレークポイントアドレスを設定するブレークポイント
   レジスタ（３）と、 アドレス比較を行う比較回路（４）と、 ウェイティングポイントレジスタ（５）と、セレクタ（
   ６）とを備え、 前記ブレークポイントレジスタ（３）に設定した一方の
   系統のユーザプログラムのブレークポイントアドレスと
   、前記プログラムメモリアドレスとを前記比較回路（４
   ）により比較し、比較一致により前記システムプログラ
   ムにジャンプさせてブレークポイント処理を実行させ、
   且つ他方の系統のユーザプログラムの次のアドレスを前
   記ウェイティングレジスタ（５）に設定して、前記シス
   テムプログラムの特定のアドレスにクリップし、前記ブ
   レークポイントの実行終了により前記システムプログラ
   ムから前記一方及び他方の系統のユーザプログラムに復
   帰させることを特徴とするプログラムデバッグ方式。