JPH0675819A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH0675819A JPH0675819A JP4228420A JP22842092A JPH0675819A JP H0675819 A JPH0675819 A JP H0675819A JP 4228420 A JP4228420 A JP 4228420A JP 22842092 A JP22842092 A JP 22842092A JP H0675819 A JPH0675819 A JP H0675819A
- Authority
- JP
- Japan
- Prior art keywords
- task
- address
- breakpoint
- comparison
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 複数のタスクを切り換えて処理するプログラ
ムのブレークポイントにおけるタスク状態をタスク単位
で出力可能にしてデバッグ効率を高める。 【構成】 設定されたブレークポイントでプログラムが
中断すると、アドレス比較回路３が、比較対象アドレス
レジスタ１のブレークポイントのアドレスと、アドレス
バス上のアドレスとを比較するとともに、タスクID比較
回路４が比較対象タスクIDレジスタ２に設定された所定
タスクのタスクIDとを比較して両方の比較結果を負論理
AND ゲート回路５にそれぞれ出力し、両方が一致した場
合のみ出力制御回路６は割り込み要求信号８をCPU に出
力してデバッグ割り込み処理によってブレークポイント
におけるタスク状態を外部に出力する。
ムのブレークポイントにおけるタスク状態をタスク単位
で出力可能にしてデバッグ効率を高める。 【構成】 設定されたブレークポイントでプログラムが
中断すると、アドレス比較回路３が、比較対象アドレス
レジスタ１のブレークポイントのアドレスと、アドレス
バス上のアドレスとを比較するとともに、タスクID比較
回路４が比較対象タスクIDレジスタ２に設定された所定
タスクのタスクIDとを比較して両方の比較結果を負論理
AND ゲート回路５にそれぞれ出力し、両方が一致した場
合のみ出力制御回路６は割り込み要求信号８をCPU に出
力してデバッグ割り込み処理によってブレークポイント
におけるタスク状態を外部に出力する。
Description
【０００１】
【産業上の利用分野】本発明は、ブレークポイント設定
によるデバッグ機能を備えたマイクロプロセッサに関す
る。
によるデバッグ機能を備えたマイクロプロセッサに関す
る。
【０００２】
【従来の技術】図２はデバッグ支援機能を備えた従来の
マイクロプロセッサのブロック図であって、図中、１は
ブレークポイントに設定されたプログラムアドレスを比
較用アドレスとして記憶する比較対象アドレスレジスタ
である。実行中のプログラムが設定されたブレークポイ
ントで中断すると、アドレス比較回路３はアドレスバス
に出力されているブレークポイントのプログラムアドレ
スと、比較対象アドレスレジスタ１に記憶されている比
較用アドレスとを比較し、比較結果が一致した場合は出
力制御回路６への信号９をイネーブルにする。
マイクロプロセッサのブロック図であって、図中、１は
ブレークポイントに設定されたプログラムアドレスを比
較用アドレスとして記憶する比較対象アドレスレジスタ
である。実行中のプログラムが設定されたブレークポイ
ントで中断すると、アドレス比較回路３はアドレスバス
に出力されているブレークポイントのプログラムアドレ
スと、比較対象アドレスレジスタ１に記憶されている比
較用アドレスとを比較し、比較結果が一致した場合は出
力制御回路６への信号９をイネーブルにする。
【０００３】出力制御回路６は図示しないCPU への割り
込みの許可・不許可を示すフラグを有しており、アドレ
ス比較回路３からの信号９がイネーブルになり、かつフ
ラグが割り込み許可を示している場合にデバッグ割り込
みの割り込み要求信号８をCPU に出力しする。CPU はブ
レークポイントにおけるタスク状態を外部に出力する割
り込み処理を実行してデバッグを支援する。
込みの許可・不許可を示すフラグを有しており、アドレ
ス比較回路３からの信号９がイネーブルになり、かつフ
ラグが割り込み許可を示している場合にデバッグ割り込
みの割り込み要求信号８をCPU に出力しする。CPU はブ
レークポイントにおけるタスク状態を外部に出力する割
り込み処理を実行してデバッグを支援する。
【０００４】
【発明が解決しようとする課題】デバッグ支援機能を備
えた従来のマイクロプロセッサは以上のような構成であ
るので、複数のタスクを切り換えながらリアルタイム処
理を行うプログラムをタスク単位でデバッグしようとす
る場合、各ブレークポイントにて出力されるタスク状態
はプログラムの実行順に沿って複数のタスクのタスク状
態が入り混じって出力されているため、その中からデバ
ッグ対象のタスクに関連するタスク状態を選別しなけれ
ばならず、デバッグ効率が低いという問題があった。
えた従来のマイクロプロセッサは以上のような構成であ
るので、複数のタスクを切り換えながらリアルタイム処
理を行うプログラムをタスク単位でデバッグしようとす
る場合、各ブレークポイントにて出力されるタスク状態
はプログラムの実行順に沿って複数のタスクのタスク状
態が入り混じって出力されているため、その中からデバ
ッグ対象のタスクに関連するタスク状態を選別しなけれ
ばならず、デバッグ効率が低いという問題があった。
【０００５】本発明はこのような問題点を解決するため
になされたものであって、ブレークポイントにおけるタ
スク状態をタスク単位で出力することによりデバッグ効
率が高いマイクロプロセッサの提供を目的とする。
になされたものであって、ブレークポイントにおけるタ
スク状態をタスク単位で出力することによりデバッグ効
率が高いマイクロプロセッサの提供を目的とする。
【０００６】
【課題を解決するための手段】本発明に係るマイクロプ
ロセッサは、設定されたブレークポイントにおけるタス
クの特定データが、予め記憶してあるタスクの特定デー
タと一致した場合のみタスク状態を外部に出力すること
を特徴とする。
ロセッサは、設定されたブレークポイントにおけるタス
クの特定データが、予め記憶してあるタスクの特定デー
タと一致した場合のみタスク状態を外部に出力すること
を特徴とする。
【０００７】
【作用】本発明に係るマイクロプロセッサは、設定され
たブレークポイントにてプログラムの実行を中断した
際、実行を中断したプログラムアドレスと、ブレークポ
イントに設定された比較用アドレスとしてのプログラム
アドレスとを第１の比較回路が比較するとともに、第２
の比較回路が、実行中断時のタスクのタスクID等の特定
データを、レジスタに予め設定してある所定タスクの特
定データと比較し、第１及び第２の比較回路の比較結果
が一致した場合のみ、ブレークポイントにおけるタスク
状態を外部に出力する。従って、各ブレークポイントに
おけるタスク状態をタスク別に出力することができる。
たブレークポイントにてプログラムの実行を中断した
際、実行を中断したプログラムアドレスと、ブレークポ
イントに設定された比較用アドレスとしてのプログラム
アドレスとを第１の比較回路が比較するとともに、第２
の比較回路が、実行中断時のタスクのタスクID等の特定
データを、レジスタに予め設定してある所定タスクの特
定データと比較し、第１及び第２の比較回路の比較結果
が一致した場合のみ、ブレークポイントにおけるタスク
状態を外部に出力する。従って、各ブレークポイントに
おけるタスク状態をタスク別に出力することができる。
【０００８】
【実施例】以下、本発明をその実施例を示す図に基づい
て説明する。図１は本発明に係るマイクロプロセッサの
ブロック図である。図中、１はブレークポイントに設定
されたプログラムアドレスを比較用アドレスとして記憶
する比較対象アドレスレジスタである。アドレス比較回
路３は比較対象アドレスレジスタ１に記憶されている比
較用アドレスとアドレスバス上のアドレスとを比較しす
る。
て説明する。図１は本発明に係るマイクロプロセッサの
ブロック図である。図中、１はブレークポイントに設定
されたプログラムアドレスを比較用アドレスとして記憶
する比較対象アドレスレジスタである。アドレス比較回
路３は比較対象アドレスレジスタ１に記憶されている比
較用アドレスとアドレスバス上のアドレスとを比較しす
る。
【０００９】比較対象タスクIDレジスタ２は、所定のタ
スクIDを記憶しており、タスクID比較回路４は比較対象
タスクIDレジスタ２に記憶されているタスクIDと、ブレ
ークポイントにおけるデータバス上のタスクIDとを比較
する。
スクIDを記憶しており、タスクID比較回路４は比較対象
タスクIDレジスタ２に記憶されているタスクIDと、ブレ
ークポイントにおけるデータバス上のタスクIDとを比較
する。
【００１０】アドレス比較回路３及びタスクID比較回路
４からの出力のそれぞれの反転信号を２入力とする負論
理AND ゲート回路５は、アドレス比較回路３及びタスク
ID比較回路４の比較結果がいずれも一致した場合のみ一
致信号７をイネーブルにする。
４からの出力のそれぞれの反転信号を２入力とする負論
理AND ゲート回路５は、アドレス比較回路３及びタスク
ID比較回路４の比較結果がいずれも一致した場合のみ一
致信号７をイネーブルにする。
【００１１】出力制御回路６は図示しないCPU への割り
込みの許可・不許可を示すフラグを有しており、負論理
AND ゲート回路５からの一致信号７がイネーブルにな
り、かつフラグが割り込み許可の場合にデバッグ割り込
みの割り込み要求信号８をCPUに出力する。
込みの許可・不許可を示すフラグを有しており、負論理
AND ゲート回路５からの一致信号７がイネーブルにな
り、かつフラグが割り込み許可の場合にデバッグ割り込
みの割り込み要求信号８をCPUに出力する。
【００１２】以上のような構成のマイクロプロセッサに
よるデバッグ支援の動作について説明する。実行中のプ
ログラムが設定されたブレークポイントで中断すると、
アドレス比較回路３はアドレスバスに出力されているブ
レークポイントのプログラムアドレスと、比較対象アド
レスレジスタ１に記憶されている比較用アドレスとを比
較し、比較結果を負論理AND ゲート回路５に出力する。
よるデバッグ支援の動作について説明する。実行中のプ
ログラムが設定されたブレークポイントで中断すると、
アドレス比較回路３はアドレスバスに出力されているブ
レークポイントのプログラムアドレスと、比較対象アド
レスレジスタ１に記憶されている比較用アドレスとを比
較し、比較結果を負論理AND ゲート回路５に出力する。
【００１３】タスクID比較回路４はデータバスに出力さ
れているブレークポイントによるプログラム中断時のタ
スクIDと、比較対象タスクIDレジスタ２に記憶されてい
るタスクIDとを比較し、比較結果を負論理AND ゲート回
路５に出力する。
れているブレークポイントによるプログラム中断時のタ
スクIDと、比較対象タスクIDレジスタ２に記憶されてい
るタスクIDとを比較し、比較結果を負論理AND ゲート回
路５に出力する。
【００１４】負論理AND ゲート回路５は、アドレス比較
回路３及びタスクID比較回路４の比較結果がいずれも一
致した場合、即ち、２入力がいずれも負の場合に一致信
号７をイネーブルにする。
回路３及びタスクID比較回路４の比較結果がいずれも一
致した場合、即ち、２入力がいずれも負の場合に一致信
号７をイネーブルにする。
【００１５】出力制御回路６は負論理AND ゲート回路５
からの一致信号７がイネーブルになり、かつフラグが割
り込み許可を示している場合にデバッグ割り込みの割り
込み要求信号８をCPU に出力する。CPU はブレークポイ
ントにおけるタスク状態を外部に出力する割り込み処理
を実行してデバッグを支援する。
からの一致信号７がイネーブルになり、かつフラグが割
り込み許可を示している場合にデバッグ割り込みの割り
込み要求信号８をCPU に出力する。CPU はブレークポイ
ントにおけるタスク状態を外部に出力する割り込み処理
を実行してデバッグを支援する。
【００１６】なお、本実施例ではブレークポイントをプ
ログラムアドレスで設定したが、タスクIDで設定するこ
とも可能である。
ログラムアドレスで設定したが、タスクIDで設定するこ
とも可能である。
【００１７】また、本実施例ではタスクの特定データを
タスクIDとしたが、タスクの特定データはこれに限るも
のではない。
タスクIDとしたが、タスクの特定データはこれに限るも
のではない。
【００１８】
【発明の効果】以上のように、本発明に係るマイクロプ
ロセッサは、ブレークポイントにてプログラムを中断し
た場合、そのタスクの特定データが所定のタスク特定デ
ータの場合のみブレークポイントにおけるタスク状態を
外部に出力するので、タスク別のブレークポイントにお
けるタスク状態が容易に得られてデバッグ効率が大幅に
向上するという優れた効果を奏する。
ロセッサは、ブレークポイントにてプログラムを中断し
た場合、そのタスクの特定データが所定のタスク特定デ
ータの場合のみブレークポイントにおけるタスク状態を
外部に出力するので、タスク別のブレークポイントにお
けるタスク状態が容易に得られてデバッグ効率が大幅に
向上するという優れた効果を奏する。
【図１】本発明に係るマイクロプロセッサの要部ブロッ
ク図である。
ク図である。
【図２】従来のマイクロプロセッサの要部ブロック図で
ある。
ある。
１ 比較対象アドレスレジスタ ２ 比較対象タスクIDレジスタ ３ アドレス比較回路 ４ タスクID比較回路 ５ 負論理AND ゲート回路 ６ 出力制御回路 ７ 一致信号 ８ 割り込み要求信号
Claims (1)
- 【請求項１】 複数のタスクを切り換えて処理すべく構
成されるプログラムに設定されたブレークポイントでプ
ログラムの実行を中断し、該ブレークポイントにおける
タスク状態を外部に出力するデバッグ支援機能を備えた
マイクロプロセッサにおいて、ブレークポイントに設定
されたプログラムアドレスを比較用アドレスとして記憶
するレジスタと、該比較用アドレスとプログラムの実行
を中断したアドレスとを比較する第１の比較回路と、タ
スクの特定データを記憶するレジスタと、プログラムの
実行が中断された時点のタスクの特定データを該レジス
タが記憶するタスクの特定データと比較する第２の比較
回路と、第１及び第２の比較回路の比較結果が一致した
場合にブレークポイントにおけるタスク状態を外部に出
力する回路とを備えたことを特徴とするマイクロプロセ
ッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4228420A JPH0675819A (ja) | 1992-08-27 | 1992-08-27 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4228420A JPH0675819A (ja) | 1992-08-27 | 1992-08-27 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0675819A true JPH0675819A (ja) | 1994-03-18 |
Family
ID=16876198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4228420A Pending JPH0675819A (ja) | 1992-08-27 | 1992-08-27 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0675819A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5995711A (en) * | 1997-08-06 | 1999-11-30 | Denso Corporation | Heating heat exchanger with electric heat emitter |
| US6178292B1 (en) | 1997-02-06 | 2001-01-23 | Denso Corporation | Core unit of heat exchanger having electric heater |
| JP2015516099A (ja) * | 2012-05-07 | 2015-06-04 | マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ | インタラプトステータスに基づく構成可能なブレークポイントを有するデバイス |
| KR20180054786A (ko) | 2015-10-23 | 2018-05-24 | 반도키코 가부시키가이샤 | 유리판 가공 장치 |
| US10357864B2 (en) | 2015-07-28 | 2019-07-23 | Bando Kiko Co., Ltd. | Glass-plate working apparatus |
-
1992
- 1992-08-27 JP JP4228420A patent/JPH0675819A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6178292B1 (en) | 1997-02-06 | 2001-01-23 | Denso Corporation | Core unit of heat exchanger having electric heater |
| US5995711A (en) * | 1997-08-06 | 1999-11-30 | Denso Corporation | Heating heat exchanger with electric heat emitter |
| JP2015516099A (ja) * | 2012-05-07 | 2015-06-04 | マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ | インタラプトステータスに基づく構成可能なブレークポイントを有するデバイス |
| US10357864B2 (en) | 2015-07-28 | 2019-07-23 | Bando Kiko Co., Ltd. | Glass-plate working apparatus |
| KR20180054786A (ko) | 2015-10-23 | 2018-05-24 | 반도키코 가부시키가이샤 | 유리판 가공 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0675819A (ja) | マイクロプロセッサ | |
| JPH0675820A (ja) | マルチプロセッサシステムにおける割り込み装置 | |
| JP2653412B2 (ja) | ブレークポイント設定方法 | |
| JPS59123933A (ja) | アドレス比較方式 | |
| JPH04145544A (ja) | デバッグ装置 | |
| JP2503210B2 (ja) | マイクロプログラム制御装置 | |
| JPH01147640A (ja) | マルチプログラミング・デバッグ装置 | |
| SU811259A1 (ru) | Устройство дл обработки приорите-TOB зАпРОСОВ пРЕРыВАНи | |
| JPH0683652A (ja) | マイクロコンピュ−タシステム | |
| JPH0758470B2 (ja) | 仮想計算機の割込み制御方式 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS6376053A (ja) | マルチコンピユ−タ装置 | |
| JPS63236142A (ja) | ソフトウエア監視装置 | |
| JPH04367902A (ja) | プログラマブルコントローラ | |
| JPH01120634A (ja) | 割込み制御装置 | |
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| JPH02291031A (ja) | マイクロコンピュータ開発支援装置 | |
| JPS61241848A (ja) | 電子計算機の異常検出回路 | |
| JPH11167500A (ja) | エミュレータ装置のイベント回路及びデバッグシステム | |
| JPS61161556A (ja) | 情報処理装置 | |
| JPH10333920A (ja) | 割込み処理回路 | |
| JPS58175062A (ja) | デバツグ処理方法 | |
| JPH0784826A (ja) | マイクロプロセッサ | |
| JPS60209851A (ja) | プログラム・シ−ケンス・ストツプ方式 | |
| JPS60164850A (ja) | プロセツサにおける命令実行動作の停止方式 |