JPS58175062A - デバツグ処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はソフトウェア及びメ亡りの不良チェックを行な
うための新規なデパック処理方法に関するものである。

一般にソフトウェアのデパック処理方法では、インサー
中ットエ三レータ（ＩＣＥ　）を使用して行われる。即
ち従来の方法では、メ℃りのある特定のアドレス上の命
令を真打し九とき、あるいはメ℃りの特定のアドレスに
データを書き込みまた読み込むためにアクセスしたと自
ＫＣＰＵに割込みをかけ、プログラムの夷行を中止し、
デバッグするようＫしていた。しかしこのような従来方
法による機能では、メｔりのある特定のアドレスをソフ
トウェアのワークエリアとして使用したとき、そのアド
レスの内容が、ある特定の値になったときだけ割込みを
かけるというようなことができない問題があり、その丸
めデパック処理の操作に手間がかかる問題があった。

本発明は上述の点に鍾みて提供したものであって、メｔ
りの特定のアドレスの内容が予め指定された特定の値と
一致したとき、ＣＰＨに割込みをかけ、プログラムの真
打を中止させるようにし、処理能力の向上と操作性の改
善を図ったデバッグ処理方法を提供することを目的とす
るものである。

以下本発明の一寮流側を図面によシ詳述する。

第１図は本発明の一実施例回路を示し、この第１図にお
いて、（１）はアドレスラッチで１　データの照合を行
なうべきメモリ上のアドレスを予め設定しラッチするも
のであり、このアドレスデータはデータバス（Ｄｏ　＝
、Ｄｌ）を介して入力させる。データラッチ（２）は、
アドレスラッチ（１）にラッチされたアドレスのデータ
を照合するためのデータを５ツチするものであり、この
ラッチされるべきデータは、図外ＣＰＵからデータバス
（Ｄｏ〜Ｄ７）を介して入力される０アドレスセレクト
（３）は、ＣＰＵ＠からのアドレスバス（ムｏ　＝　Ａ
ｌ１　）の入力と、アドレスラッチｆ１）からの入力と
の選択切換えを行ない、これを図外メ℃り側のアドレス
バス（Ａｏ　＝Ａ＋ｓ　）に出力する。コシパレータ（
４）は、データラッチ（りにラッチされたデータと、ア
ドレスラッチｆｌ）Ｋラッチされたアドレスのメ℃りか
らのデータバス（Ｄ　ｏ　−Ｄｒ　）を介して送られて
くるデータとを比較するものであり、こを動作させる本
のであシ、このフリップフロップ（６）の出力をインタ
ラブドリクエスト信号（ＩＮＴＱ）とし、ＣＰＵＫ＠込
みをかけるようＫしである。

（γ）はＣＰＵに本−ルドをかけるためのホールド信号
（ＨＯＬＤ）を出力するフリップフロップであり、フリ
ップフロップ（８）はＣＰＵ側からの本−ルドアクツリ
ッジ信号（ＨＬＤＡ）を入力してＣＰＵの本−ルド状−
を検出し、シフトレジスタ（９）を動作状急にする。

シフトレジスタ（９）はＣＰＵのり０ツク（ＣＫ）を入
力し、ＣＰＵが本−ルド状謙のときＫおける、メモリの
読み出し、−シ込みのタイミンク、ホールド解除等のタ
イエンク設定を行なうためのもので、このシフトレジス
タ（−）の出力ＱＡ、　ＱＢＩＱＣの出力で動作タイ：
：／りの設定を行なう、オアゲート叫は、ＣＰＵからの
メでリリード信号（ＲＤ　）又は、シフトレジスタ（Ｉ
ｌの偽出力として得られる前記特定のアドレスを貌み出
すための信号から、メ℃り側へメモリリード信号（市）
を出力するための４のであり、オアゲー）　＋１０は、
ＣＰＵからのＩ１０セレクト信号（ＩＯ／Ｍ）又は、シ
フトレジスタ、（９）の偽出力から、メ℃り憫へのＩ１
０セレクト信号（ＩＯ／Ｍ）を出力するためのものであ
る。

第２図は、ＣＰＵとして８０８５を使用したときのタイ
ムチャートを示し、図中（ａ）ｔｉミクロツクＣＫ）、
（ｂ）はＩ１０セレクト信号（ＩＯ／Ｍ）’、（ｃ）は
データバス（Ｄｏ　＝Ｄｙ　）を介してアドレスラッチ
（１）ＫラッチされるアドレスデータＡｏ　＝Ａｒ１（
ｄ）同じくデータバス（Ｄ６−Ｄｒ）を介して送られる
アドレスデータＡｏ　＝　Ａ　ｒ及びデータラッチ（２
）ＫラッチされるデータＤｏ　”　Ｄ　ｒを示し、（ｅ
）　ｕ　ＣＰＵ側からのアドレスイネーブル信９　（Ａ
ＬＥ　）、（ｆ）はメモリリード８号（ＲＤ　）’、（
Ｘ）はメ℃す５イト信号（ＷＲ）、（ｈ）はインタラブ
ドリクエスト信号（ＩＮＴＲ）、（１）Ｆｉインタ５ブ
ト信号（ＩＮＴＡ）、（ｊ）はホールド信号（ＨＯＬＤ
）、（ｋ）はホールドアクノリッジ信！　（ＨＬＤＡ）
　、（１）　Ｆｉシフトレジスタ（９）のＭＣ入力信号
、（ホ）（ω（０）は夫々シフトレジスタ（９）のＱム
、ＱＢ、ＱＣ出力を示す。

かくて第１図実施例回路にあっては、まずＣＰＵはメ℃
りへのデータの入力に際し、即ちマシンサイクルの最初
に、アドレスイネーブル信号（ＡＬＥ）を出力する。そ
こでこのアドレスイネーブル信号（ＡＬＥ　）を入力し
てフリップフロップ（７）をセットし、ＣＰＵに対しホ
ールド信号（ＨＯＬＤ　）を出力し、ホールドをかける
とともに、フリップフ０ツづ（６）をリセットしておく
。ＣＰＵ　Ｈ、そのマシンサイクルの最後に上記のホー
ルド信号（ＨＯＬＤ　）を検出してホールドの要求を検
知し、マシンサイクルの終了後にホールドアクノリッジ
信号（１（ＬＤＡ）をセットしてホールド状ＩＩＫ入る
。このようにしてホールドアクノリッジ信号（ＨＬＤＡ
）がセットされると、フリップフロップ（８）がセット
され、シフトレジスタ（９）にＭＣ信号が入力してシフ
トレジスタ（９）を動作状急にするとともに、アドレス
セレクト（３）をアドレスラッチ１１）側に切換える。

シフトレジスタ（９）は最初出力はＨであシ、動作を開
始するとすぐにその出力型がＬ　となって、メｔり憫に
メモリリード信号（預ハ他を出力し、またフリップフロ
ップ（７）をリセットしてホールド要求を解除する。

次に出力ＱＢが゛”Ｌ　”Ｋなると、この信号がアシド
ゲート（６）に入力し、このときコシパし一タ（４）が
−敏信号を出力していると、フリップフロップ（６）を
セツトし、インタラブドリクエスト！！（ＩＮＴＲ）を
出力してＣＰＵに割込みを要求する。この後シフ１−レ
ジスタＱＣがＬ“になると、フリツプフロツプ（８）が
リセットされ、シフトレジスタ（９）へのＭＣ入力を遮
断してこのシフトレジスタ（９）の動作を停止し、その
全ての出力をＨ″とする。かくてＣＰＵでは、割込要求
のイシタラプトリクエスト信！（ＩＮＴＲ）がセットさ
れていると、これを受付け、以後割込みの動作を行なう
ことになる。

かくて上述の実施例による割込み方法にあっては、例え
ばＤＭＡ転送を行なう場合、プログラムでメｔりの内容
を変えていないのにその内容が変わるため、ＣＰＵに割
込みが生じたことにより、いつＤＭＡ転送が行なわれた
かを知ることができ、従ってそのときプログラムのどこ
を実行しているかを知ることができるものである。また
ブレークポイント条件として、そこを何回通ればブレー
クするというような回数指定を条件としたものがあるが
、例えばＩ／Ｑからの入力データをメ℃りにストアする
場合、何回ストアでブレークをかけるかというよりも、
ある値をストアしたときブレーク（割込み）をかけるよ
うＫした方がデパックをやりやすい場合が多く、このよ
うな場合前述の実施例がＭ用である。またシステムの動
作中に不明の原因であるアドレスのデータが変化すると
いうような場合に、その原因がソフトに起因するものか
、４るいはハード的な誤動作によるものかをチェックす
ることができる。即ちデータ変化が生じるアドレスにブ
レークポイントを設定する（このアドレスをアドレスラ
ッチｆｔ）に設定する）ことにより、ＣＰＵに割込みが
生じたときのプログラムが、その設定されたアドレスに
データを書き込むべき命令でなければ、ハード上の誤動
作ということになるものである。

本発明は上述のように、ＣＰＵのホールド中に、メ七り
の予め設定されたアドレスのデータを読み出してこのデ
ータと予め指定されたデータとを比較して、これら両者
が一致したときにＣＰＵに割込みをかけるようにしたの
で、従来にない新規な機能によりデバッグ処理ができる
ようになり、デバッグ処理の効率を向上するとともにそ
の操作性を大巾に改善することができる効果を有するも
のである。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は同上
のタイムチ？−トである。 代理人　弁理士　　石　１）長　七

Claims (1)

1. 【特許請求の範囲】 ｍ　　ＣＰＵにホールドをかけ九後、メ℃りの予め設定
   されたアドレスの′ｆ−夕を読み出してこのデータと予
   め指定されたデータとを比較し、これら両者が一致した
   ときＣＰＵ　Ｋ割込みをかけるようにし九ことを特徴と
   するデバッグ処理方法。 ＋り　　ＣＰＵ　Ｋホールドがかけられ良問の動作のタ
   イ！：、Ｉり制御をシフトレジスタで行なうようＫし九
   ことを特徴とする特許請求の範囲第１項記載のデバッグ
   処理方法。