JPS63233442A

JPS63233442A - デバツク支援回路を有するプロセツサ

Info

Publication number: JPS63233442A
Application number: JP62065576A
Authority: JP
Inventors: Yoshio Masubuchi; 増渕　美生
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-03-23
Filing date: 1987-03-23
Publication date: 1988-09-29
Also published as: KR880011661A; KR920003909B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）この発明は、ソフトウェアのデバッグをハードウェアに
より支援するデバッグ支援回路に関する。

（従来の技術）近年の情報処理分野の発達に伴い、必要とされるソフト
ウェアの規模は増大化し、システムの複雑さは増す一方
である。この様な大規模かつ複雑なシステムでは、その
開発段階において、ソフトウェアに誤シの混入する可能
性が非常に大きくなる。これを避けるため、種々のソフ
トウェア設計手法が提案され、設計過程での工夫がなさ
れているが、誤りを完全に無くすには至っていない。こ
のため、ソフトウェアを稼動させながらのデバッグ作業
は避けられない問題である。ところが、複雑なソフトウ
ェアのデバッグは容易なものではない。一般に、デバッ
グ支援ツールが無い状況ではデバッグの対象となゐソフ
トウェアの中にデバッグ用のルーチンを組込む等の方法
がとられるが手間がかかる上に、詳細なデバッグが容易
ではない。

これに対し、ソフトウェアのデバッグ支援ツールがある
。しかし、これはデバッグ対象ン７トクエアの実行制御
をソフトウェアで行なうため、時・間がかかシ効率が良
く彦い。

さらに、これをハードウェアにより支援することが考え
られる。一つの方法は、プリセッサの本体には手を加え
ず、バス等の監視によりプロセッサの動作を調べ、適当
な時点で外部側シ込みを発生させてデバッグ処理ソフト
ウェアの実行に移るという方法である。しかし、近年の
高機能プリセッサでは命令やデータの先読みを行なって
いることや、内部がパイプライン構造になっていること
等の理由により、実際にプロセッサで実行される命令動
作を外から認識することが困難になっている。このため
、所望の状態で命令の実行を止めることは容易ではない
。

そこで、プロセッサ本体にデバッグを支援する機能を付
加することが行なわれるよりになってきた。この代表的
なものがシングル、ステップ機能である。これは、プロ
セッサにおいて、命令を１つ実行する毎に、割込みを発
生させてブレークし所定のデバッグ処理ソフトウェアを
実行できるようＫしたものである。このデバッグ処理ソ
フトウェアには、その時点におけるレジスタやメモリの
内容を読み出したシ、それらに適当な値を書き込んだシ
する機能等を持たせることができる。この、　　ためデ
バッグの対象となるソフトウェアには何ら手を加えるこ
となく、きめ細かなテストが実現できデバッグ作業の効
率向上に役立っている。

ところが、実際のデバッグ作業においては、必ずしも命
令毎にブレークする必要は無く、数命令をまとめて実行
しない場合がある。この様な場合でも、従来のシングル
、ステップ方式では、１命令毎にブレークがかかること
は避けられない。従って、デバッグ処理ソフトウェアに
おいて命令の実行回数を数えながら、適当な時点まで命
令の実行を進めるということが必要になる。一般に、割
込みを発生させて、引続きソフトウェアを走行させるた
めには多くの時間を要する。従って、単に命令の実行回
数を数えるためだけにこの動作を繰シ返す上記の方式に
は無駄が多く、効率が悪いことは明らかである。

（発明が解決しようとする問題点）このように、デバッグ作業において、ある回数分の命令
を実行した後にブレークをするということを効率良く実
現することは容易でなかった。

本発明はこのような事情を考慮してなされたものであシ
、その目的とするところは、命令により命令実行回数を
指定し、この回数分の命令を実行した時に内部割込みを
発生しデバッグ処理ソフトウェアの実行に移行すること
を可能とする。

効率的なソフトウェア、デバッグ支援回路を提供するこ
とにある。

〔発明の構成〕

（問題点を解決するための手段）本発明は、割込みを発生するまでに連続的に実行する命
令の数を指定するための記憶装置と、実行した命令の数
が前記指定回数に達したか否かを判定する回路と、その
判定の結果により内部割込みを発生する回路とを具備す
ることを特徴とするものである。

（作用）本発明によれば、まずデバッグ対象の命令列の実行に先
立って、命令により命令の実行回数を記憶装置に格納す
る。この後、実際に命令列を実行する際、ｌ命令を実行
する毎にそれまでに実行した命令の数が前記指定回数に
達したか否かが調べられる。

その結果、指定回数に達している場合には内部割込みを
発生し、その旨を知らせる。従って、この割込みが発生
した場合にデバッグ処理ソフトウェアが実行されるよう
に設定しておけば、指定した回数の命令を連続して実行
した後はブレークしデバッグ処理を行なうという動作が
実現される。

（実施例）以下、図面を参照して本発明の実施例につき説明する。

第１図は、本発明の一実施例回路の概略構成図である。

ラッチ１は初期化信号１０２　（ＩＮＩＴ）を受けて回
数指定信号１０１　（ＮＤＡＴ）Ｋ設定された命令実行
回数を入力する。カウンタ２は、命令実行信号１０３　
（ＥＸ）を受けてその値を１ずつ増す。。

また、これはＣＬＲ端子入力を“１″にすることで内容
がクリアされ、値が０となる。比較器３は前記２ツチｌ
の値とカウンタ２の値とを比較しており、その値の一致
を検出したときに検出信号３１を“１′″にする。比較
器３の検出信号３１は、フリツブフロップ４の８端子に
入力されている。この７リツプフロツプ４は、Ｓ端子入
力を”１”にすることによ、ＤＱ端子出力を“１＃とじ
、また几端子入力を“ｌ″にすることによ１）Ｑ端子出
力を°Ｏ′とする。このＱ端子出力は直接割込み信号１
０５（ＩＮｒＲ）となっておシ、これが１１＃となるこ
とによって割込みの発生を知らせる。この割込みを処理
する側で、割込みを受は付けた時に割込み受付は信号１
０．４　（ＡＣＫ）を＠１″にすれば、この信号がオア
回路６を通して前記フリップフロップ４のＲ端子入力に
入力され、前記割込み信号１０５がリセットされるよう
になっている。

オア回路６のもう一方の入力端子には前記初期化信号１
０２　（ＩＮＩＴ　）が接続されておシ、初期化時に前
記フリップフロップ４をリセットする働きをする。

オア回路５の入力端子には、前記割込み信号１０５　（
ＩＮＴＲ）と前記初期化信号１０２　（ＩＮＩＴ）とが
接続され、この出力は前記カウンタ２のＣＬＲ端子に接
続されている。これにより割込み発生時及び初期化時に
はカウンタ２がクリアされることになっている。

第２図は、このように構成された一実施例装置の動作タ
イミングを示すもので、前述した各信号の状態を示して
いる。

今、回数指定信号１０１には命令の実行回数としてＮＤ
ＡＴ＝ｎ（ｎは１以上の整数）が設定されているものと
する。

ここで、初期化信号１０２　（ＩＮＩＴ　）を′″１＃
にすると、これがオア回路５を通してカウンタ２のＣＬ
Ｒ端子入力に伝わるためカウンタ２の値はＯとなる。ま
た、ラッチ１は入力と出力とが直結される。とれと同時
にオア回路６を通してフリップフロップ４０Ｒ端子入力
も”１”となるため、これがリセットされて割込み信号
１０５　（ＩＮＴＲ）は″０”となる。

続いて、初期化信号１０２　（ＩＮＩＴ　）を“ｏ”に
すると指定回数のｎが２ツチｌに格納される。以上で初
期化動作が完了したことになる。

さて、命令列の実行時には命令の実行が１つ終了する毎
に命令実行信号１０３　（ＥＸ）を“Ｏ”から″１”Ｋ
する。するど、これを受けてカウンタ２はその値を１ず
つ増す。

しかして、カウンタ２の値がラッチ１の格納値ｎと等し
くなった時、比較器３はこれを検出して検出信号３１を
＠１＃にする。これによりフリップ７０ツブ４がセット
されるため、割込み信号１０５（ＩＮＴＲ）は”１″と
なり、割込みが発生した旨を出力する。さらに割込み信
号１０５　（ＩＮＴＲ）はオア回路５を通してカウンタ
２のＣＬＲ端子入力に伝わシ、カウンタ２は再びクリア
されて、値が０となる。これにより比較器３の検出信号
３１は”０＃に戻る。

割込みを処理する側は、割込み信号１０５（ＩＮＴＲ）
が”１＃になったことで、割込みの発生を知ることがで
きるため、これによりブバッグ処理ソフトウェアに実行
に移る等の動作をとることができる。また、割込みを受
付けた時には、割込み受付は信号１０４　（ＡＣＫ）を
＠１＃にする。この信号はオア回路６を通してフリップ
フロップ４０Ｒ端子入力に伝えられるため、クリップ７
０ツブ４はリセットされ、割込み信号１０５　（ＩＮＴ
Ｒ）は“θ″に戻る。割込みを処理する側の動作は一般
の割込み処理方式と同様であシ、本発明の関与するとこ
ろではない。

ところで割込み受付は信号１０４　（ＡＣＫ）を受けて
フリップフロップ４がリセットされた状態は初期状態と
全く同一である。従って、この後再び１命令実行毎に命
令実行信号１０３　（ＥＸ）を“１″にする仁とにより
上記の動作が繰シ返されることになる。

第３図は本発明によるデバッグ支援回路１ｏ。

を内蔵したＬＳＩプロセッサの一例を示す。本プロセッ
サ２００はメモリ３００の命令を順次命令レジスタｌＲ
２０１に取シ込み、マイクロプログラム制御により実行
していく。ｌＲ２０１の命令はデコーダＤＦｉＣ２０２
により解釈され、シーケンサ５ＢＱ２０３を駆動する。

５ＥＱ２０３は入力された命令に対応するマイクロルー
チンをマイクロプログラムメモリＭＰＭ２０４から順次
読み出し、実行部２０５で実行する。

支援回路１００の初期化は、例えばメモリ３００Ｈｆの
デバッグ処理プログラムの特定命令により行表われる。

この命令がＥＲ２０１にセットされると、８ＢＱ２０３
に対応するＡＤＡＴセットのためのマイクロルーチンを
ＭＰＭ２０４から読み出す。ＥＸＵ　２０５は、これの
マイクロルーチンに従って、図示しないコンソールから
入力され九ＮＤＡＴをデバッグ支援回路１００に供給す
るとともに、信号ＩＮＩＴを供給する。

しかる後、ユーザプログラムを起動する。ユーザプログ
ラムの一命令に対応するマイクロルーチンが実行される
が、各マイクロルーチンの最後に特定のマイクロ命令例
えばエラーレジスタ群Ｅ几−ＲＥＧ２０６をチェックす
るマイクロ命令をおき、このマイクロ命令を実行する毎
にＥＸＵ２０５が信号ＥＸをデバッグ支援回路１００に
供給する。

設定された所定値の個数だけユーザプログラムの命令が
実行し、デバッグ支援回路１００が信号ＩＮＴ几を出力
すると、ＥＲ−ＲＥＧ２０６の１つに割シ当てられたフ
ラグを１にセットする。ＥＸＵ２０５がＥＲ−ＲＥＧ２
０６をチェックすることにより、信号ｌＮＴＲを検出す
ると、信号ＡＣＫをデバッグ支援回路１００に供給する
。

このように、本装置によれば命令実行回数を指定し、こ
の回数分の命令を実行した時に割込みを発生することが
できる。しかも、指定値を設定し直すことなく、指定回
数の命令実行毎に割込みを発生させることができる。ま
た、途中で指定回数を設定し直すことにより割込み発生
時点を変えることも可能である。

なお、本発明は上述した実施例に限定されるものではな
い。ここではカウンタ２の値を０から１ずつ増している
が、これを１ずつ減することが可能なカウンタを用いて
、最初ラッチ１と同じ値を格納し、命令実行毎に１ずつ
減じていき、０になった時に割込みを発生させることも
できる。

また、ここでは割込み受付は信号１０４　（ＡＣＫ）に
より割込み信号をリセットしているが一定時間の後に自
動的にリセットする方式をとることもできる。

さらに、タイミング回路の構成等も種々変形可能である
。要するに本発明はその要旨を逸脱しない範囲で種々変
形して実施することが可能である。

〔発明の効果〕

かくして本発明によれば、任意に指定した回数分の命令
を実行した時に割込みを発生することができる。これに
よりｌ命令毎に割込みがかかることなく必要な時点でデ
バッグ処理ソフトウェアの実行に移ることが可能になシ
、効率的なソフトウェアデバッグ支援を実現できる。

【図面の簡単な説明】

第１図はデバッグ支援回路の概略構成図、第２図は第１
図の回路の動作を示すタイミング図、第３図はデバッグ
支援回路を有するプ巳セッサを示す図である。１・・・ラッチ、２・・・カウンタ、３・・・比較器、
４・・・フリップフロップ、５，６・・・オア回路、１
０１・・・回数指定信号、１０２・・・初期化信号、１
０３・・・命令実行信号、１０４−・・割込み受付は信
号、１０５・・・割込み信号。代理人　弁理士　則　近　憲　佑同　　　　竹　花　喜久男第１図ＮＤＡＴｆＤに二二】［＝＝つコニニニ丁＝：：ゴコし
−−一一−ニニニニ二二二二第２図

Claims

【特許請求の範囲】命令の列を遂次実行する計算機において、命令により任
意の値を格納できる記憶手段と命令の実行回数が該記憶
装置の値に達したことを判定する手段と、該判定結果に従い内部割込みを発生する手段とを含むデ
バッグ支援回路を備えたことを特徴とするデバッグ支援
回路を有するプロセッサ。