KR880011661A - 디버깅지원회로 - Google Patents
디버깅지원회로 Download PDFInfo
- Publication number
- KR880011661A KR880011661A KR1019880003124A KR880003124A KR880011661A KR 880011661 A KR880011661 A KR 880011661A KR 1019880003124 A KR1019880003124 A KR 1019880003124A KR 880003124 A KR880003124 A KR 880003124A KR 880011661 A KR880011661 A KR 880011661A
- Authority
- KR
- South Korea
- Prior art keywords
- support circuit
- signal
- debugging support
- debugging
- executed
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 디버깅지원회로의 구성을 도시해 놓은 개략도,
제2도는 제1도에 도시된 회로의 동작을 설명하기 위한 타이밍챠트,
제3도는 본 발명의 디버깅지원회로가 갖추언진 프로세서를 도시해 놓은 도면이다.
Claims (8)
- 프로세서에 사용되는 디버깅지원회로에 있어서, 일련의 명령을 연속적으로 실행하는 계산기에 배열되어, 실행되게 되는 명령의 횟수를 셋팅하고, 실행된 명령의 횟수가 상기 셋트되어진 횟수에 도달했는지의 여부를 판정해 주는 판정수단과, 이 판정수단에 의한 판정결과에 따라 내부 인터럽트 신호를 발생하게 하는 발생수단이 갖추어져서 구성된 것을 특징으로 하는 디버깅지원회로.
- 제1항에 있어서, 상기 판정수단이 상기 셋트된 횟수를 기억해 주기 위한 메모리를 갖추고 있는 것을 특징으로 하는 디버깅지원회로.
- 제2항에 있어서, 상기 판정수단이 실행된 명령의 횟수를 계수해 주는 계수수단과, 이 계수수단에 의해 계수된 횟수와 상기 셋트된 횟수를 비교해주는 비교수단을 추가해서 갖추고 있는 것을 특징으로 하는 디버깅지원회로.
- 제2항에 있어서, 상기 판정수단이 하나의 명령이 실행될 때마다 상기 셋트된 횟수로부터 1씩 감산해 주는 감산수단과, 이 감산수단에 의해 감산된 수와 상기 셋트된 횟수를 비교해 주는 비교수단을 추가해서 갖추고 있는 것을 특징으로 하는 디버깅지원회로.
- 소프트웨어의 디버깅을 지원해 주기 위한 하드웨어인 디버깅지원회로에 있어서, 초기화신호를 인가받아서 실행되게 되는 명령의 횟수인 설정된 수를 입력시켜 주는 래치수단과, 명령실행 신호를 인받을 때마다 값이 1씩 증가하게 되는 계수수단, 상기 래치수단에 의해 인가된 수와 상기 계수수단에 의해 계수된 값을 비교해주는 비교수단, 및 상기 비교수단의 출력신호에 따라 인터럽트 신호를 발생시켜 주는 플립플롭수단이 갖추어져서 구성된 것을 특징으로 하는 디버깅지원회로.
- 제5항에 있어서, 상기 인터럽트 신호와 상기 초기신호에 대응해서 상기 계수수단에 의해 계수된 값을 소거해 주기 위한 오아회로가 갖추어져서 구성된 것을 특징으로 하는 디버깅지원회로.
- 제5항에 있어서, 상기 인터럽션 인식수단과 상기 초기화 수단에 대응해서 상기 언터럽트 신호를 리셋트하기 위한 신호를 상기 플립플롭수단에 공급해 주도록 된 오아회로가 갖추어져서 구성된 것을 특징으로 하는 디버깅지원회로.
- 하드웨어로 소프트웨어의 디버깅을 지원해 주도록 된 디버깅지원회로에 있어서, 초기화 신호를 인가받아서 실행되게 되는 명령의 횟수인 설정된 수를 입력시켜 주도록 된 래치수단과, 명령 실행신호를 인가받을때마다 상기 설정된 수에서 1씩 감산해 주도록 된 감산수단, 이 감산수단에 의해 감산된 값이 "0"으로 되었는 가를 비교해 주는 비교수단 및 상기 비교수단의 출력신호에 따라 인터럽트 신호를 발생시켜 주도록 된 플립플롭수단이 갖추어져서 구성된 것을 특징으로 하는 디버깅지원회로.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-65576 | 1987-03-23 | ||
| JP65576 | 1987-03-23 | ||
| JP62065576A JPS63233442A (ja) | 1987-03-23 | 1987-03-23 | デバツク支援回路を有するプロセツサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880011661A true KR880011661A (ko) | 1988-10-29 |
| KR920003909B1 KR920003909B1 (ko) | 1992-05-18 |
Family
ID=13290971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880003124A KR920003909B1 (ko) | 1987-03-23 | 1988-03-23 | 디버깅지원회로 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS63233442A (ko) |
| KR (1) | KR920003909B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06139107A (ja) * | 1992-10-30 | 1994-05-20 | Nec Corp | ブレイクアドレス検出回路 |
-
1987
- 1987-03-23 JP JP62065576A patent/JPS63233442A/ja active Pending
-
1988
- 1988-03-23 KR KR1019880003124A patent/KR920003909B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920003909B1 (ko) | 1992-05-18 |
| JPS63233442A (ja) | 1988-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900016870A (ko) | 어드레스 생성장치 | |
| KR920001323A (ko) | 브랜치를 제거하여 컴퓨터 성능을 개선하는 프로세서 동작방법 | |
| KR890015121A (ko) | 나눗셈연산장치 | |
| KR910017304A (ko) | 데이타 처리방법 및 그 시스템 | |
| GB2075729A (en) | Microprogramm control circuit | |
| KR870009312A (ko) | 자동판매기용 제어장치 | |
| KR960032138A (ko) | 마이크로 컴퓨터 | |
| KR880011661A (ko) | 디버깅지원회로 | |
| US4323767A (en) | Repeatedly operable timer | |
| SE7704957L (sv) | System for att styra adressnycklar under avbrottstillstand | |
| JPS56153457A (en) | Measuring device for computer load | |
| JPS5426635A (en) | Electronic desk calculator with function of definite integral | |
| KR890015130A (ko) | 마이크로 프로세서 | |
| JPS56105505A (en) | High-speed sequence control device with numerical operation function | |
| JPS56124954A (en) | Advance control type information processing equipment | |
| JPS6486251A (en) | Interrupting device in computer | |
| JPS56103743A (en) | Microprogram controller | |
| KR870000595A (ko) | 주파수 측정장치 | |
| JPS5561858A (en) | Central operation control unit | |
| KR930005650B1 (ko) | 타이머를 이용한 일정시간 지연방법 | |
| JPS57169856A (en) | Instruction execution system | |
| JPS56108146A (en) | Clocking device | |
| JPS5762442A (en) | Information processor | |
| JPS57132255A (en) | Program tracing system | |
| JPS5741743A (en) | Electronic computer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030430 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |