KR910017304A - 데이타 처리방법 및 그 시스템 - Google Patents

데이타 처리방법 및 그 시스템 Download PDF

Info

Publication number
KR910017304A
KR910017304A KR1019910004230A KR910004230A KR910017304A KR 910017304 A KR910017304 A KR 910017304A KR 1019910004230 A KR1019910004230 A KR 1019910004230A KR 910004230 A KR910004230 A KR 910004230A KR 910017304 A KR910017304 A KR 910017304A
Authority
KR
South Korea
Prior art keywords
routine
temporary
data processing
predetermined
routines
Prior art date
Application number
KR1019910004230A
Other languages
English (en)
Other versions
KR100216937B1 (ko
Inventor
앨린 그리핀 3세 로이
닐 에서먼 제임스
에드웨드 앤더슨 스티븐
라니 하트 스티븐
디. 카츠넬슨 론
Original Assignee
리챠드 엠. 호프먼
제너럴 인스트루먼트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리챠드 엠. 호프먼, 제너럴 인스트루먼트 코포레이션 filed Critical 리챠드 엠. 호프먼
Publication of KR910017304A publication Critical patent/KR910017304A/ko
Application granted granted Critical
Publication of KR100216937B1 publication Critical patent/KR100216937B1/ko

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/04—Digital computers in general; Data processing equipment in general programmed simultaneously with the introduction of data to be processed, e.g. on the same record carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2123—Dummy operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Strategic Management (AREA)
  • Accounting & Taxation (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Business, Economics & Management (AREA)
  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)
  • Selective Calling Equipment (AREA)
  • Fire Alarms (AREA)
  • Branch Pipes, Bends, And The Like (AREA)
  • Burglar Alarm Systems (AREA)
  • Retry When Errors Occur (AREA)

Abstract

내용 없음

Description

데이타 처리방법 및 그 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 데이타 처리 방법 및 시스템의 양호한 실시예의 다이어그램, 제2도는 제1도에 도시된 방법 및 시스템에서 이행되는 임시 루틴의 양호한 실시예의 플로우 다이어그램, 제3도는 제2도에 도시된 임시 루틴에서 이행되는 간섭 검출의 플로우 다이어그램.

Claims (34)

  1. 소정의 데이타 처리 루틴의 실행에 우선하는 현저한 외부 이벤트의 발생과 관련하여 정해지는 것으로부터, 소정의 데이타 처리 루틴의 실행 시간을 방해하는 방법에 있어서, (a)현저한 외부 이벤트의 발생과 소정 루틴(14,49)의 실행간의 기간을 무작위로 가변시키는 단계를 포함한 실행 시간 방해 방법.
  2. 제1항에 있어서, (b)현저한 외부 이벤트의 발생과 소정 루틴(14,49)의 실행간에 한개 이상의 임시 데이타 처리 루틴(20,21,22,52)을 실행하는 단계와, (c)상기 임시 루틴을 무작위로 가변시키는 단계를 포함한 실행 시간 방해 방법.
  3. 제2항에 있어서, (d)여러 시간을 갖는 n저장 루틴(52)의 그룹으로부터 상기 샐행을 위한 상기 임시 루틴을 m개로 무작위로 조립(48)하는 단계를 포함한 실행 시간 방해 방법. (단, m, n은 정수, n 〉 m)
  4. 제3항에 있어서, (d)단계에는, (e)안전 메모리(51)로부터 상기 m 임시 루틴을 무작위로 억세스하는 단계를 포함한 실행 시간 방해 방법.
  5. 제3항에 있어서, 상기 (d)단계에는, (e)안전 메모리로부터 m 임시 루틴(52)에 대한 포인터(58)를 무작위로 억세스하는 단계와, (f)상기 포인터에 응답하여 메모리(51)로부터 m 임시 루틴을 억세스하는 단계를 포함하는 실행 시간 방해 방법.
  6. 제2항에 있어서, 상기 (c)단계에는, (d)여러 임시 루틴이 여러 클럭 주기 기간중에 각 임시 루틴에 대한 지연 기간에 영향을 미치는 각 임시 루틴(20,21,22,52) 동안에 명령어를 제공하는 단계를 포함하는 실행 시간 방해 방법.
  7. 제6항에 있어서, (e)상기 임시 루틴의 변경을 행한 시도가 있었는지의 검사를 위하여, 지연 기간 명령어가 제공되어 있는 상기 임시 루틴이 서브 루틴을 선행하거나 후에 행해지는 임시 서브 루틴의 서브 루틴을 감시하는 단계(26)와, (f)상기 임시 루틴의 변경 시도를 검출한 것에 응답하여 상기 소정 루틴의 실행을 저지하는 단계(38)를 포함하는 실행시간 방해 방법.
  8. 제2항에 있어서, (d)상기 임시 루틴이 간섭되었는지를 검출하기 위하여 상기 임시 루틴의 감시 단계(26)와 (e)상기 임시 루틴이 간섭되었음이 검출에 응답하여 소정의 루틴을 실행하는 단계(38)을 포함하는 실행시간 방해 방법.
  9. 제8항에 있어서, 상기 (e)단계에는, (f)검출된 임시 루틴이 간섭 발생 회수를 계수하는 단계(36)와, (g)소정 임계치를 초과하는 계수치에 응답하여 상기 소정 루틴의 실행을 저지하는 단계(38)을 포함하는 실행시간 방해 방법.
  10. 제9항에 있어서, (e)단계에는, (h)검출된 임시 루틴에 간섭하지 않고 실행되는 상기 임시 루틴에 응답하여 계수치를 감소시키는 단계(39)를 포함하는 실행시간 방해 방법.
  11. 제8항에 있어서, 상기 (b)와 (d)단계에는 동일 기간을 갖는 명령어에 응답하여 실행되는 실행시간 방해 방법.
  12. 제2항에 있어서, (d)모든 임시 루틴 및 소정 루틴의 최대 가능한 전체 기간을 포괄하는 충분한 기간의 외부 이벤트의 발생후에 개시되는 시점에서 억세스의 시도 기법에 의해서 방해자가 소정 루틴에 억세스하려는 시도가 있었는지를 검출하기 위하여 소정 루틴이 실행에 연속되고, 그후 소정 데이타 처리 루틴의 각 연속주기에서 소정루틴 ROUTINE N이 억세스될 때까지 이러한 시도를 감시하기 위한 소정 데이타 처리 루틴(14)의 감시 단계(15)와, (e)상기 시도의 검출에 응답하여 상기 소정 루틴의 실행을 방해하는 단계(38)를 포함하는 실행시간 방해 방법.
  13. 제1항에 있어서, 상기 소정 데이타 처리 루틴은 전체 데이타 처리 루틴의 일부이며, (a)단계에는, (b)현저한 외부 이벤트의 발생과 소정 루틴(14,49)의 실행간에 하나 이상의 임시 데이타 처리 루틴(20,21,22,52)을 실행하는 단계와, 상기 임시 루틴에는 상기 전체 데이타 처리 루틴이 실행을 저지하는 데이타 처리 루틴을 포함하며, (c)상기 임시 루틴의 기간을 무작위로 가변하는 단계를 포함하는 실행시간 방해 방법.
  14. 제1항에 있어서, (a)단계에는, (b)상기 외부 이벤트의 각 발생과 관련하여 동시에 반복적으로 일어나지 않는 처리 데이타에 응답하여 상기 기간을 무작위로 가변시키는 단계를 포함하는 실행시간 방해 방법.
  15. 제14항에 있어서,(b)단계에는, (c)임계 서브 루틴의 기간이 처리 데이타의 내용에 좌우되는, 상기 소정 데이타 처리 루틴이 임계 루틴을 상기 처리 데이타로 실행하는 단계를 포함하는 실행시간 방해 방법.
  16. 제15항에 있어서, 상기 임계 서브 루틴에는, (d)처리 데이타를 원천에서 행선지로 이동시키는 단계를 포함하는 실행시간 방해 방법.
  17. 제1항에 있어서, 상기 (a)단계에는, 현저한 외부 이벤트의 각 발생과 관련하여 동시에 반복적으로 일어나지 않는 처리 데이타와 안전 메모리에 저장된 데이타의 조합에 응답하여 상기 기간을 무작위로 가변하는 단계를 포함하는 실행시간 방해 방법.
  18. 데이타 처리 시스템에 있어서, 현저한 외부 이벤트가 소정 루틴의 실행에 선행하는, 소정 데이타 처리 루틴(14,49)를 실행하는 수단(10,44)과, 외부 이벤트의 발생과 소정 루틴 실행간의 기간을 무작위로 가변시켜서, 현저한 외부 이벤트의 발생과 관련하여 정해지는 것으로부터 소정 테이타 처리 루틴의 실행 시간을 방해하는 수단(10,44)을 구비한 데이타 처리 시스템.
  19. 제18항에 있어서, 현저한 외부 이벤트의 발생과 소정 루틴(14,49)의 실행간에, 한개 이상의 임시 데이타처리 루틴(20,21,22,52)을 실행하는 수단(10,44,48)과, 상기 임시 루틴을 무작위로 가변시키는 수단(10,44)을 구비한 데이타 처리 시스템.
  20. 제19항에 있어서, 여러 기간을 갖는 n 저장 루틴(52)의 그룹으로부터, 실행을 위하여 m 개인 상기 임시 루틴을 무작위로 조립하는 수단(44,48)을 구비하는 데이타 처리 시스템. (단, m, n은 정수, n 〉 m)
  21. 제20항에 있어서, 안전 메모리(51)로부터 상기 m 임시루틴(52)을 무작위로 억세스하는 수단을 구비하는 데이타 처리 시스템.
  22. 제20항에 있어서, 안전 메모리(60)로부터 상기 m 임시 루틴(52)에 대한 포인터(58)를 무작위로 억세스하는 수단(44,48)과, 상기 포인터에 응답하여 메모리(51)로부터 상기 m 임시 루틴을 억세스하는 수단(44,48)을 구비한 데이타 처리 시스템.
  23. 제19항에 있어서, 여러 임시 루틴이 여러 클럭 주기 동안에, 각 임시 루틴에 대한 지연 기간에 영향을 주는 각 임시 루틴(20,21,22,52) 동안에 명령어를 발생하는 수단(18,51)을 구비한 데이타 처리 시스템.
  24. 제23항에 있어서, 상기 임시 루틴의 변경 시도가 있었는지를 검출하여, 지연 기간 명령어가 제공된 상기 임시 루틴내의 서브 루틴에 선후하는 상기 임시 루틴의 서브 루틴을 감시하는 수단(10,26,44)과, 상기 임시 루틴의 변경 시도의 검출을 응답하여 상기 소정 루틴의 실행을 저지하는 수단(10,38,44)을 구비한 데이타 처리 시스템.
  25. 제19항에 있어서, 상기 임시 루틴이 간섭되었는지를 검출하기 위하여, 상기 임시 루틴은 감시하는 수단(10,26,44)과, 상기 임시 루틴이 간섭되었음의 검출에 응답하여 상기 소정 루틴을 저지하는 수단(10,38,44)을 구비한 데이타 처리 시스템.
  26. 제25항에 있어서, 검출된 상기 임시 루틴의 발생 횟수를 계수하는 수단(10,36,44)과 소정 임계치를 초과하는 계수치에 응답하여 상기 소정 루틴의 실행을 저지하는 수단(10,38,44)을 구비한 데이타 처리 시스템.
  27. 제26항에 있어서, 상기 검출된 임시 루틴에 간섭 없이 실행된 임시 루틴에 응답하여 상기 계수치를 감소시키는 수단(10,39,44)을 구비한 데이타 처리 시스템.
  28. 제25항에 있어서, 실행 수단 (10,44)과 감시 수단(10,36, 44)은 동일 기간을 갖는 명령어에 응답하는 데이타 처리 시스템.
  29. 제19항에 있어서, 모든 임시루틴 및 소정 루틴의 최대 가능한 전체 기간을 포괄하는 충분한 기간의 외부 이벤트의 발생 후에 개시되는 시점에서 억세스의시도 기법에 의해서 방해자가 소정 루틴에 억세스하려는 시도가 있었는지를 검출하기 위하여 소정 루틴의 실행에 연속되고, 그후 소정 데이타 처리 루틴의 각 연속 주기에서 소정 루틴 N이 억세스될 때까지 이러한 시도를 감시하기 위한 소정 데이타 처리 루틴(14)를 감시하는 수단(10,15,44)과, 상기 시도의 검출에 응답하여 상기 소정 루틴의 실행은 저지하는 수단(10,38,44)을 구비한 데이타 처리 시스템.
  30. 제18항에 있어서, 소정 데이타 처리 루틴은 전체 데이타 처리 루틴의 일부분이고, 상기 기간 가변 수단은, 현저한 외부 이벤트의 발생과 소정 루틴(14,49)의 실행간에, 상기 전체 데이타 처리 루틴의 실행을 저지하는 데이타 처리 루틴을 갖는, 하나 이상의 임시 데이타 처리 루틴(20,21,22,52)을 실행하는 수단(10,44)과, 상기 임시 루틴의 기간을 무작위로 가변시키는 수단(10,44)를 포함하는 데이타 처리 시스템.
  31. 제18항에 있어서, 현저한 외부 이벤트의 각 발생과 관련하여 동시에 반복적으로 복원되지 않는 처리 데이타에 응답하여 상기 기간을 무작위로 가변시키는 수단(10,44)을 구비하는 데이타 처리 시스템.
  32. 제31항에 있어서, 기간 가변 수단에는, 임계 서브 루틴의 기간이 처리 데이타의 내용에 좌우되는 임계 서브루틴이 기간이고, 소정의 데이타 처리 루틴이 임계 서브 루틴을 상기 처리 데이타를 사용하여 실행하는 수단(10,44)을 구비하는 데이타 처리 시스템.
  33. 제32항에 있어서, 상기 임계 서브 루틴 실행 수단은. 상기 처리 데이타를 근원지에서 행선지로 이동시키는 수단(10,44)을 구비한 데이타 처리 시스템.
  34. 제18항에 있어서, 상기 기간 견 수단은, 외부 이벤트의 발생과 관련하여 동시에 반복적으로 복귀하지 않는 처리 데이타의 조합에 응답하여 상기 기간을 무작위로 가변시키는 수단(10,44)을 구비한 데이타 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910004230A 1990-03-20 1991-03-18 데이터 처리방법 및 그 시스템 KR100216937B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49701290A 1990-03-20 1990-03-20
US497012 1990-03-20

Publications (2)

Publication Number Publication Date
KR910017304A true KR910017304A (ko) 1991-11-05
KR100216937B1 KR100216937B1 (ko) 1999-09-01

Family

ID=23975105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004230A KR100216937B1 (ko) 1990-03-20 1991-03-18 데이터 처리방법 및 그 시스템

Country Status (11)

Country Link
EP (1) EP0448262B1 (ko)
JP (1) JP3611867B2 (ko)
KR (1) KR100216937B1 (ko)
AT (1) ATE152530T1 (ko)
AU (1) AU637677B2 (ko)
CA (1) CA2037857C (ko)
DE (1) DE69125881T2 (ko)
DK (1) DK0448262T3 (ko)
ES (1) ES2100207T3 (ko)
GR (1) GR3023851T3 (ko)
IE (1) IE74155B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2745924B1 (fr) * 1996-03-07 1998-12-11 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre
FR2765361B1 (fr) * 1997-06-26 2001-09-21 Bull Cp8 Microprocesseur ou microcalculateur imprevisible
CA2885956C (en) * 1998-05-18 2016-07-12 Giesecke & Devrient Gmbh Access-protected data carrier
CN1224871C (zh) * 1998-07-31 2005-10-26 皇家菲利浦电子有限公司 数据处理设备及其用的电路
DE19837808A1 (de) * 1998-08-20 2000-02-24 Orga Kartensysteme Gmbh Verfahren zur Ausführung eines Verschlüsselungsprogramms zur Verschlüsselung von Daten in einem mikroprozessorgestützten, tragbaren Datenträger
FR2784763B1 (fr) * 1998-10-16 2001-10-19 Gemplus Card Int Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees
JP2000165375A (ja) * 1998-11-30 2000-06-16 Hitachi Ltd 情報処理装置、ｉｃカード
US6408075B1 (en) 1998-11-30 2002-06-18 Hitachi, Ltd. Information processing equipment and IC card
JP4317607B2 (ja) * 1998-12-14 2009-08-19 株式会社日立製作所 情報処理装置、耐タンパ処理装置
FR2787900B1 (fr) * 1998-12-28 2001-02-09 Bull Cp8 Circuit integre intelligent
FR2790347B1 (fr) * 1999-02-25 2001-10-05 St Microelectronics Sa Procede de securisation d'un enchainement d'operations realisees par un circuit electronique dans le cadre de l'execution d'un algorithme
JP2001118042A (ja) * 1999-10-19 2001-04-27 Hitachi Ltd カード監視方法
FR2849232B1 (fr) * 2002-12-24 2005-02-25 Trusted Logic Procede pour la securisation des systemes informatiques incorporant un module d'interpretation de code
US20040162993A1 (en) * 2003-02-13 2004-08-19 Yannick Teglia Antifraud method of an algorithm executed by an integrated circuit
DE10307797B4 (de) * 2003-02-24 2010-11-11 Infineon Technologies Ag Vorrichtung und Verfahren zum Ermitteln einer Unregelmäßigkeit in einem Ablauf eines Nutzprogramms
IL171963A0 (en) 2005-11-14 2006-04-10 Nds Ltd Secure read-write storage device
WO2017183099A1 (ja) 2016-04-19 2017-10-26 三菱電機株式会社 中継装置
FR3075430B1 (fr) * 2017-12-20 2020-08-07 Oberthur Technologies Procede de traitement de donnees et dispositif electronique associe

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494114B1 (en) * 1983-12-05 1996-10-15 Int Electronic Tech Security arrangement for and method of rendering microprocessor-controlled electronic equipment inoperative after occurrence of disabling event
JPS60207957A (ja) * 1984-03-31 1985-10-19 Toshiba Corp デ−タ保護方式

Also Published As

Publication number Publication date
ATE152530T1 (de) 1997-05-15
AU7291591A (en) 1991-09-26
IE910851A1 (en) 1991-09-25
IE74155B1 (en) 1997-07-02
CA2037857A1 (en) 1991-09-21
DK0448262T3 (da) 1997-10-27
DE69125881D1 (de) 1997-06-05
ES2100207T3 (es) 1997-06-16
GR3023851T3 (en) 1997-09-30
EP0448262A2 (en) 1991-09-25
EP0448262A3 (en) 1992-09-30
EP0448262B1 (en) 1997-05-02
CA2037857C (en) 2001-01-16
JPH04223530A (ja) 1992-08-13
DE69125881T2 (de) 1997-08-14
KR100216937B1 (ko) 1999-09-01
JP3611867B2 (ja) 2005-01-19
AU637677B2 (en) 1993-06-03

Similar Documents

Publication Publication Date Title
KR910017304A (ko) 데이타 처리방법 및 그 시스템
US5249294A (en) Determination of time of execution of predetermined data processing routing in relation to occurrence of prior externally observable event
JPH09305412A (ja) 最大割り込み禁止期間測定機能を有するマイクロコンピュータ
EP0581479A1 (en) Interrupt enable circuits
KR960038583A (ko) 출력제어장치
KR940006014A (ko) 비교기를 갖는 타이머 회로
JPH0365739A (ja) 制御装置
SU1545221A1 (ru) Устройство дл контрол микропроцессорной системы
CN113885887A (zh) 一种并发应用运行时加固方法与装置
KR970004947A (ko) 리모콘의 오동작을 방지하기 위한 방법
SU435565A1 (ru) Устройство для защиты памяти
KR950020116A (ko) 타이컴(TICOM) 시스템 운영체제에서 스프록크(Splock)의 무한 록크 감지방법
JPS56157503A (en) Control device
JPS62172442A (ja) マイクロコンピユ−タの暴走検出装置
KR19990063187A (ko) 프로그램 제어 유니트
JPS5690498A (en) Packaged memory detection system for computer
JPS63208130A (ja) Ｃｐｕ誤動作検出装置
JPS62102340A (ja) 一致検出回路
JPS62194486A (ja) 時間計測装置
KR960013756A (ko) 티.씨.유.(tcu)의 워치 독 기능 수행 방법
KR880011661A (ko) 디버깅지원회로
KR930008620A (ko) 캐쉬 메모리(Cache Memory)를 갖는 데이타 처리 시스템에서 시스템 메모리 테스트 방법 및 캐쉬 메모리를 갖는 데이타 처리 시스템
KR930003055A (ko) 녹화시 프로그램 보호방법
KR970012082A (ko) 절전 모드시 운영 체계의 시간 설정 장치 및 그 방법
JPS6310242A (ja) 制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050418

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee