SU435565A1

SU435565A1 - Устройство для защиты памяти

Info

Publication number: SU435565A1
Application number: SU1890258A
Authority: SU
Original assignee: С. В. Назаров
Priority date: 1973-03-02
Filing date: 1973-03-02
Publication date: 1974-07-05

Description

1

Насто щее изобретение .относитс к области запоминающих устройств.

Известно устройство дл защиты пам ти, содержащее входные схемы «И, выходы которых подключены ко входам регистра маски, дешифратор, входы которого подсоединены к старшим разр дам регистра адреса, а выходы - ко входам схемы «ИЛИ-НЕ.

Недостатком известного устройства вл етс невысокое быстродействие.

Описываемое устройство отличаетс от известного тем, что дешифратор содержит дополнительные входы по количеству защищаемых блоков пам ти, которые подключены к выходам регистра маски.

Указанные отличи позвол ют повысить быстродействие устройства.

На чертеже изображена функциональна схема устройства дл защиты пам ти.

Устройство дл защиты пам ти содержит входные схемы «И 1, через которые заноситс код маски в регистр маски 2, дешифратор 3, имеющий входы 4 по количеству старших разр дов кода адреса, подключенные к выходам старших разр дов регистра адреса 5, использующиес дл определени принадлежности к определенному блоку пам ти, и дополнительные входы 6 по коли-честву защищаемых блоков пам ти, подключенные к выходам

регистра маски, выходы дешифратора объедин ютс схемой «ИЛИ-НЕ 7, на выходе которой формируетс сигнал нарушени границ пам ти дл данной программы. Устройство дл защиты пам ти работает следующим образом.

Перед выполнением некоторой программы через входные схемы «И 1 в регистр 2 заноситс код, формируемый супервизором (монитором ). Этот код определ ет разрешенные дл данной программы блоки пам ти. Сигналы триггеров регистра маски 2, которые соответствуют доступным дл программы блокам пам ти, поступают на дополнительные входы

6 дешифратора 3 и подготавливают к работе те его выходы, на которых возможно по вление сигналов (которые соогветствуют номерам доступных блоков пам ти). Код старших разр дов адреса, по которому идет обращение

к пам ти, поступает на основные входы 4 дешифратора 3. Если ири этом должен возбудитьс выход дешифратора, соответствующий запрещенному блоку, то сигнала на этом выходе дешифратора не будет, так как этот выход не подготовлен к работе кодом, поступившим на дополнительные входы дешифратора 6 от регистра маски 2. В этом случае на выходе схемы «ИЛИ-НЕ 7 по витс сигнал прерывани , сигнализирующий о недопустимом обращении к пам ти.

Предмет изобретени

Устройство дл защиты пам ти, содержащее входные схемы «И, выходы которых подключены ко входам регистра маски, дешифратор , входы которого подсоединены к старшим разр дам регистра адреса, а выходы- ко входам схемы «ИЛИ-НЕ, отличающеес тем, что, с целью повышени быстродействи устройства, дешифратор содержит дополнительные входы по количеству защищаемых блоков пам ти, которые подключены к выходам регистра маски.