SU382089A1 - Устройство для прерывания программ - Google Patents

Устройство для прерывания программ

Info

Publication number
SU382089A1
SU382089A1 SU1423776A SU1423776A SU382089A1 SU 382089 A1 SU382089 A1 SU 382089A1 SU 1423776 A SU1423776 A SU 1423776A SU 1423776 A SU1423776 A SU 1423776A SU 382089 A1 SU382089 A1 SU 382089A1
Authority
SU
USSR - Soviet Union
Prior art keywords
interrupt
circuit
priority
counter
input
Prior art date
Application number
SU1423776A
Other languages
English (en)
Inventor
И. Шапиро Л.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1423776A priority Critical patent/SU382089A1/ru
Application granted granted Critical
Publication of SU382089A1 publication Critical patent/SU382089A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

1
Изобретение относитс  к области вычислительной техники.
Известны устройства дл  прерывани  программ , содержащие регистр прерываний, регистр защиты, схему обнаружени  старщего по приоритету прерывани , схему вы влени  оазрещенных прерываний, счетчик, дещифрато ,р опроса и блок управлени .
Недостатками таких устройств  вл ютс  небольщое среднее врем  бессбойной работы и невоз.можность обнаружени  отказов.
Дл  устранени  указанных недостатков в предлагаемое устройство включена схема запрета прерываний, .fe-ый вход которой подключен к одноименному выходу схемы вы влени  разрещенных прерываний, -ый выход схемы запрета прерываний соединен с запрещающим (fe-j-l) входом схемы обнаружени  старщего по приоритету прерывани , вход блока управлени  соединен с выходом сигнала переноса из старшего разр да счетчика.
На чертеже представлена блок-схема предлагаемого устройства ДЛЯ прерывани  программ .
Устройство содержит схему / вы влени  разрещенных прерываний; регистр 2 прерываний; регистр 3 защиты; схему 4 обнаружени  старщего по приоритету прерывани ; схему 5 запрета прерываний с й-ым входом 6 и й-ым выходом 7; логическую схему «ИЛИ 5, логическую схему «НЕ 9, блок 10 управлени ; счетчик //; дещифратор 12 опроса; щину /3 сигнала неисправности; щину 14 сигвала переноса из старщего разр да счетчика.
В описываемом варианте построени  схемы 5 запрета прерываний она представлена в виде р да узлов поразр дного запрета прерывани , выполненных на схемах «ИЛИ н «НЕ.
Схема / вы влени  разрещенных прерываний осуи;ествл ет сравнение кода, образующегос  в регистре 2 прерываний, с кодом, записанным в регистр 3 защиты. Информаци  с выхода схемы / поступает на входы схемы 4 обнаружени  старщего по приоритету прерывани  и на входы схемы 5 запрета прерываний ДЛЯ поразр дного запрета прерываний.
ЕСЛИ в какой-то момент в.ре.мени старщим по приоритету разрещенным прерыванием  вл етс  k-ii разр д, то с k-то выхода схемы / на вход 6 схемы 5 и далее на вход схемы «ИЛИ (S поступит входной сигнал. На выходе схе.мы 5, т. е. на выходе схемы «НЕ 9, образуетс  сигнал, который проходит н-а вход
()-ro разр да с.хемы 4 обнаружени  старщего по приоритету прерывани  дл  запрета прерывани  по (/г+1)-му разр ду. Кроме того, сигнал с выхода схемы «ИЛИ 8 проходит на второй вход схемы «ИЛИ, вход щей
в состав функционального узла запрета прерывани  по (/fe-|-2)-My разр ду. Таким образом , если в какой-то момент времени старшим по приоритету разрешенным прерыванием  вл етс  -й разр д, то со всех выходов схемы 5, начина  с k-то, на все входы, начина  с (-|-1)-го, схемы 4 обнаружени  старшего по приоритету .прерывани  поступают сигналы запрета.
По сигналам разрешенных прерываний со схемы 1 осуществл етс  запуск блока 10 управлени , который формирует последовательность импульсов, поступаюш их на вход счетчика Л. Выходы счетчика 11 соединены со входами дешифратора 12 опроса. Дешифратор 12 опроса при работе счетчика 11 выдает на входы отдельных разр дов прерывани  схемы 4 сигналы опроса. При нормальной работе устройства в результате опроса разр дов прерывани  выдаетс  управл юш,ий сигнал с выхода старшего по приоритету в данный момент разрешенного разр да прерывани  схемы 4, который поступает Hia один из входов соотзетствуюш его разр да лрерывали  регистра 2 прерываний дл  его сброса и на вход блока 10 управлени  дл  прекращени  опроса .
Если в результате сбо  или отказа в схемах , осуществл ющих выработку сигнало.в опроса разр дов прерываний (счетчик //, дешифратор 12) или в схеме либо не произошел опрос старшего по приоритету разр да, либо цепь старшего по приоритету разр да схемы 4 не выдала сигнал обнаружени , то счетчик // будет заполн тьс  до переполнени , так как все младшие разр ды прерываний запрещены сигналами из соответствующих функциональных узлов пс разр дного запрета схемы 5. При переполнении сигнал переноса из старшего разр да счетчика //, участвующего в опросе, .поступает на один из входов блока 10 управлени  дл  фиксации одиночного сбо .
Так как выдача импульсов на вход счетчика // после его обнулени  не прекращаетс , то происходит повторный опрос разрешенных прерываний. Если сбой при первом цикле опроса был случайным, то пр.и втором цикле опроса старщий по приоритету разр д разрешенного прерывани  будет обнаружен, и в счетчике // окажетс  зафиксированным код номера старшего .по приоритету прерывани . Если
при втором цикле опроса старший по приоритету разр д прерывани  не обнаруживаетс , то по второму сигналу переноса из старшего разр да счетчика блок 10 управлени  прекращает подачу импульсов в счетчик // и выдает по шине 13 сигнал «Неисправность.
Предмет изобретени 
Устройство дл  прерывани  программ, содержащее регистр прерываний и регистр защиты , выходы которых соединены со схемой вы влени  разрешенных прерываний, выходы которой подключены к соответствующим входам схемы обнаружени  старшего по приоритету прерывани , выход которой соединен со
входом регистра прерываний, дешифратор опроса , подключенный входами к выходам раз .р дов счетчика и выходами - к схеме обнаружени  старшего по приоритету прерывани , блок управлени , соединенный со схемой вы влени  разрешенных прерываний, со схемой обнаружени  старшего по приоритету прерывани  и с выходом устройства, отличающеес  тем, что, с целью защиты от сбоев и обнаружени  отказов, оно содержит схему запрета прерываний , k-й вход которой подключен к одноименному выходу схемы вы влени  разрещенных прерываний, k-и выход схемы запрета прерываний соединен с запрещающим (й+ )-ым входом схемы обнаружени  старшего
по приоритету прерывани , вход блока управлени  соединен с выходом сигнала переноса из старшего разр да счетчика.
SU1423776A 1970-04-06 1970-04-06 Устройство для прерывания программ SU382089A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1423776A SU382089A1 (ru) 1970-04-06 1970-04-06 Устройство для прерывания программ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1423776A SU382089A1 (ru) 1970-04-06 1970-04-06 Устройство для прерывания программ

Publications (1)

Publication Number Publication Date
SU382089A1 true SU382089A1 (ru) 1973-05-22

Family

ID=20451599

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1423776A SU382089A1 (ru) 1970-04-06 1970-04-06 Устройство для прерывания программ

Country Status (1)

Country Link
SU (1) SU382089A1 (ru)

Similar Documents

Publication Publication Date Title
SU382089A1 (ru) Устройство для прерывания программ
KR940006014A (ko) 비교기를 갖는 타이머 회로
RU2320001C1 (ru) Устройство приоритетного обслуживания запросов
SU435565A1 (ru) Устройство для защиты памяти
SU1737449A1 (ru) Устройство приоритета
SU1104518A1 (ru) Устройство дл обработки прерываний
JPS6212536B2 (ru)
SU1444762A1 (ru) Устройство микропрограммного управлени
SU1112365A1 (ru) Устройство формировани сигнала прерывани
SU1649678A1 (ru) Устройство дл контрол @ -кода
SU1016785A1 (ru) Устройство переменного приоритета
RU2006920C1 (ru) Устройство приоритетных прерываний
SU1119020A1 (ru) Устройство управлени пам тью
SU805313A1 (ru) Устройство приоритета
SU439812A1 (ru) Устройство дл прерывани программ
SU477547A1 (ru) Устройство дл контрол тракта передачи данных
RU1784981C (ru) Устройство дл контрол последовательности прохождени сигналов
SU830378A1 (ru) Устройство дл определени поло-жЕНи чиСлА HA чиСлОВОй ОСи
SU1591016A1 (ru) Устройство для приоритетного обслуживания запросов
SU885884A2 (ru) Устройство дл контрол скорости изменени частоты
SU368604A1 (ru) УСТРОЙСТВО дл ПРЕРЫВАНИЯ ПРОГРАММ
SU447711A1 (ru) Устройство дл декодировани числоимпульсного кода
SU451198A1 (ru) Счетчик импульсов
SU1162033A1 (ru) Сенсорная клавиатура
SU1599858A1 (ru) Устройство дл циклического опроса инициативных сигналов