SU1019494A1 - Запоминающее устройство с защитой пам ти - Google Patents

Abstract

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ЗАЩИТОЙ ПАМЯТИ, содержащее накопитель , блок управлени , дешифратор адреса, регистр числа, схему сравне , ни , элемент НЕ и регистр адреса, выходы которого соединены с одними из взсодов накопител , другой вход котоpdrb подключен к выходу блока управлени , вход которого соединен с выходом схемы сравнени  и входом элемента НЕ, входы сравнени  подключены соответственно к выходу регистра числа и к выходу дешифратора адреса, входы которого соединены с одними 43 выходов регистра адреса, входы которого  вл ютс  адре сными входами устройства, выходами которого  вл ютс  выход элемента НЕ и выходы накопител , отличающеес  тем, что, с целью повьидени  быстродействи  и надежности устройства, в него введены группа элементов И и элемент И, один на входов которого  вл етс  управл ющим входом устройства , а другой вход подключен к выхо-g 9 дам элементов И группы, входы кото- « рых соединены с другими выходами ре1гистра адреса, выход элемента И под ключен к управл кздем)г входу регистра числа,- входы которого соединены с выходг «1 накопител .. :0 4

Description

Изобретение относитс  к вычислительной технике, в частности к запоминающим -устройствам.

Известно запоминающее устройство с защитой пам ти, содержащее основную пам ть, дополнительную пам ть дл  хранени  кодов защиты, регистр адреса пам ти, формирователи, регистры ввода-вывода данных, регистры защиты , регистры режимов, дешифратор, схему сравнение

Недостатком этого устройства  вл ютс  низкие быстродействие и надежность .

Наиболее близким к изобретению техническим решением  вл етс  запоминающее устройство с защитой пам ти содержащее блок пам ти, дешифратор адреса, регистр масок кодов защиты, схему сравнени , инвертор и, кроме того, блок управлени , и регистр адреса , который соединен с одним из входов блока пам ти и с входом дешифратора адреса, выход которого соединен с одним из входов схемы сравнени другой вход схемы сравнени  св зан с выходом регистра масок кодов защиты , на вход которого извне поступают коды масок, выход схемы сравнени  соединен с инвертором и с входом блока управлени , выход которого соединен с другим входом блока пам ти 2

Недостатком известного устройства  вл ютс  низкие надежность и быстродействие , так как дл  формировани  кодов защиты каким-либо программным способом, так же как и дл  хранени  кодов масок защиты, требуетс  специально предназначенный дл  этого дополнительный блок пам ти с соответствующей аппаратурой управлени  и лици ми св зи, что приводит к усложнению устройства защиты пам ти и,как следствие , к снижению надежности и уменьшению быстродействи .

Целью изобретени   вл етс  повышение быстродействи  и надежности устройства.

Поставленна  цель достигаетс  тем, что в запоминающее устройство с аа&штой пам ти, содержащее накопите 1ь , блок управлени , дешифраоор адреса, регистр числа, схему сравне ни , элемент НЕ и регистр адреса, выходы которого соединены с одними из входов накопител  другой вход которого подключен к выходу блока управлени , вход которого соединен с выходом схемы сравнени  и входом элемента НЕ, входы схемы.сравнени  подключены соохёетствеино к заводу регистра числа и к выходу де шИфратора адреса, входы которого соединены с одними из выходов регистра адреса,, входы которого  вл ютс  адресными входами устройства, выходами когоро го  вл ютс  выход элемента НЕ и выходы накопител , введены группа элементов И и элемент И, один из входов которого  вл етс  управл ющим входом устройства, а другой вход подключен к выходам элементов И группы, входы которых соединены с другими выходами регистра адреса, выход элемента И подключен к управл ющему входу регистра числа, входы которого .соединены с выходами накопител .

На фиг.1 изображена функциональна  схема предложенного устройства, на фиг.2 - то же, наиболее предпочтительного варианта выполнени  блок управлени .

Устройство содержит (фиг. 1} регистр 1 адреса, имеющий Р разр дов (где Р - число разр дов кода адреса группу элементов И 2 с п входами (где п Р целое число), дешифратор 3 адреса с К входами { где К - Р число старших разр дов кода адреса, используемых дл  нумерации предельного количества защищаемых областей пам ти), элемент И 4, элемент НЕ 5, схему б сравнени , блок 7 управлени  регистр 8 числа, имеющий w разр дов (где И1 - число информационных разр дов накопител ) и предназначенный дл  хранени  кодов масок защиты, и накопитель 9.

Блок управлени  содержит (фиг.2 триггеры 10, дополнительный элемент И 11, элемент 12 задержки, дешифратор 13 режимов и дополнительную группу элементов И 14.

Часть объема накопител  9 предназначена дл  .хранени  кодов масок защиты пам ти, дл  адресации которых используетс  -t разр дов кода адреса, где-Ь(Р - п) - целое число.

Устройство работает следующим образом .

На регистр 1 (фиг.1 поступает адрес входа маски защиты пам ти,хран щийс  в специально отведенной дл  этого области накопител  9, и производитс  выборка кода маски защиты дл  занесени  его в регистр 8, котО ра  произойдет при наличии сигнала с выхода элемента И 4. Сигнал вырабатываетс  элементом И 4 при поступлении на один из его входов сигнала с выхода элементов И 2, а на другой его вхсзд - сигнала, определ ющего, что запоминающее устройство работает в привилегированном режиме.

В случае работы запоминающего устройства в режиме пользовател , либо при отсутствии сигнала с выхода элементов И 2 информаци  из накопител  9 в регистр 8 не заноситс . Сигнал с выхода элементов И. 2 поступает на один из входов элемента И 4 в том случае, если все поступающие сигналы с выходов регистра 1 на входы элемен тов И 2 будут одного, прин того за единицу, уровн , означающего, что текущий адрес, поступивший на вход

регистра 1,  вл етс  адресом кода масок заоситы пам ти, расположенного в соответствующей области накопител  9, предназначенной дл  хранени  кодов згшшты.

В случае работы устройства в режиме пользовател  при обращё ин текущей програьоФ к устройству адрес из регистра 1 поступает, на вход накопител  9 и одновременно на вход дешифратора 3. Выработанный дешифратором 3 сигнал поступает на схему 6 сравнени ,,где сравниваетс  с сигналом , поступившим на схему 6 сравне-. ни  из регистра 8, в которую был ранее введен код.маски защиты. , .

При совпадении этих сигналов с выхода схемы 6 сравнени  в блок 7 поступает сигнал, в результате чего |с выхода блока 7 на вход накопител  9 поступает сигнал, разрешающий произвести выборку инфоЕшации из накопител  9 по текущетну адресу, поступившему с регистра 1.

В случае несовпадени  сигналов, I вырабатываемЕ х даиифратором 3 и регистром ,8, на выходе элемента НЕ 5 формируетс  сигнал нарушени  границ области пам ти, при этом блоком 7 .запрещаетс  выборка инфо1шации из накопител  9 по текущему адресу,поступившему с регистра 1.

Таким образом, хранение кодов защиты пам ти в специально дл  этого отведениой области накопител  9 и введение элекюитов И 2 и 4 исключают применение дан этих целей второго накопител  с соответствующей аппаратурой управлени , за счет чего упрощаетс  устройство.

Технико-экономическое преимущество предложенного устройства.заключаетс  в его более высоких быстродействии и надежности по сравнению с известным.

фиг 2

Claims (1)

1. ; ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ЗАЩИТОЙ ПАМЯТИ, содержащее накопитель, блок управления, дешифратор адреса, регистр числа, схему сравнения, элемент НЕ и регистр адреса, вы<' ходы которого соединены с одними из входов накопителя, другой вход которого подключен к выходу блока управления, вход которого соединен с выходом схемы сравнения и входом элемента НЕ, входы схемы сравнения под* ключены соответственно к выходу регистра числа и к выходу дешифратора адреса, входы которого соединены с одними из выходов регистра адреса, входы которого являются адресными входами устройства, выходами которого являются выход элемента НЕ и выходы накопителя, отличающееся тем, что, с целью повышения быстродействия и надежности устройства, в него введены группа элементов И и элемент И, один из входов которого является управляющим входом устройства, а другой вход подключен к выходам элементов И группы, входы которых соединены с другими выходами регистра адреса, выход элемента И подключен к управляющему входу регистра числа,, входы которого соединены с выходами накопителя.