SU746743A1 - Запоминающее устройство с автономным контролем - Google Patents

Description

Изобретение относится к запоминающим устройствам и предназначено для использования в микропрограммных устройствах управления.

Известно запоминающее устройство, которое служит для хранения микрокоманд и содержит накопитель с зонами задержки, функции, адреса и управляющих сигналов W·

Недостатком этого устройства является невысокое быстродействие.

Наиболее близким техническим решением к данному изобретению является запоминающее устройство, содержащее накопитель, подключенный к формирователю адреса, дешифратор и коммутаторы, входы которых соединены с одними из выходов накопителя, причем выходы деши*. фратора подключены к управляющим входам коммутаторов и.

В этом запоминающем устройстве не проверяется правильность передаваемой информации, что снижает надежность ,устройства.

Целью изобретения является повышение надежности устройства.

Поставленная цель достигается тем, что устройство содержит сумматор и схему сравнения, причем входы сумматора ⁵ подключены соответственно к другим выходам накопителя и первому выходу формирователя адресов, а выходы - к одной из входов схемы сравнения, другие входы которой соединены соответственно с

О ^г выходами одного из коммутаторов и вторым выходом формирователя адреса, выход схемы сравнения подключен к выходу устройства и входу формирователя ад(5 Р^есаНа чертеже представлена структурная схема запоминающего устройства с автономным контролем, служащего для хранения микрокоманд.

_ю Устройство содержит “накопитель 1, коммутаторы 2 ⁴ - 2^П , дешифратор 3, формирователь 4 адреса со входом 5, выходные шины 6, схему 7 сравнения, сумматор 8, шину 9 прерывания.

^46743

Одни из выходов накопителя 1 соединены со входами коммутаторов 2^-2^ и дешифратора 3. Другие выходы накопителя Д и первый выход формирователя 4 адреса подключены ко входам сумматора 8. Выходы сумматора 8 соединены с одними из входов схемы 7 сравнения, дру-, гие входы которой соединены соответственно с выходами коммутатора 2^ и вторым выходом формирователя 4 адреса· у Выход схемы сравнения подключен к шине 9, являющейся выходом устройства, и входу формирователя 4 адреса.

Запоминающее устройство работает следующим образом.

В исходном состоянии на выходе схемы 7 сравнения вырабатывается сигнал, который указывает на правильность выбираемой информаций из накопителя 1 для всех фаз и для всех микрокоманд, используемых только в данной операции, например в операции сложение. Наличие сигнала на выходе схемы 7 сравнения обеспечивает перезапись следующего кода операции, например умножения из блоков ЦВМ, в счетчик формирователя 4 адреса, после чего обнуляется сумматор 8. Далее, формирование всех следующих адресов для введенного кода операции, например умножение, происходит в формирователе 4 адреса (за счет подключения счетного входа счетчика к выходу генератора формирователя) при осущест^гении блокировки входа для записи кода следующей операции. В накопителе 1 в соответствии с каждым из адресов, поступающим на его вход из формирователя 4 адреса, формируются сигналы управления, сигналы коммутации фаз и сигналы контроля. Сигналы управления поступают с выходов накопителя 1 параллельно на все соответствующие входы коммутаторов 2 * - 2^П, управляющий вход каждого из которых подключен к определенному выходу дешифратора 3, на входы которого подаются сигналы коммутации с соответствующих выходе® накопителя 1. Сигналы контроля (например, двоичный код числа единиц, записанных в выбираемом слове накопителя 1) поступает на сумматор 8, который суммирует эти двоичные коды для всех микрокоманд - слов, выполняемой операции. В последней микрокоманде выполняемой операции на выходе коммутатора 2^П формируются управляющие сигналы, необходимые для завершения выполняемой операции и одновременно формируется контрольная сумма из блоков ЦВМ в счетчик формиро— адреса, затем обнуляется сумпосле чего цикл работы повто4 единиц для всех слов (микрокоманд) вы· полняемой операции, которая подается на одни входы схемы 7 сравнения, а на другие входы ее подается сумма двоичных кодов контроля с выходов сумматора 8. При равенстве кодов на входах схемы 7 сравнения на ее выходе вырабатывается сигнал, который указывает на правильность выбираемой информации из накопителя 1 при выполнении данной операции и который разрешает перезапись следующего кода операции, например , деление, вателя 4 матор 8, ряется.

При неравенстве кодов на входах схемы 7 сравнения (при наличии последней микрокоманды выполняемой операции) на ее выходе вырабатывается сигнал прерывания, который обеспечивает программным способом отключение схемы 7 сравнения и выявление ошибки в передаваемой информации.

В предлагаемом запоминающем устройстве повышена достоверность передаваемой информаций из накопителя за счет того, что сумматор осуществляет подсчет единиц для всех микрокоманд (слов), используемых в выполняемой операции, а в конце операции (в последней микрокоманде выполняемой операции) осуществляется сравнение этой суммы с контрольным числом единиц для выполняемой операции, которое поступает с выхода η -го коммутатора, и только при равенстве кодов на входах схемы сравнения разрешается дальнейшая работа, а в противном случае, т. е. при неправильной передаче информации из накопителя, осуществляется блокировка ввода следующего кода операции.

Claims (2)

1.Булей Г. Микропрограммирование, М.Мир. 1973, с. 17.

2.Авторское свидетельство СССР

N9 49О179, кл. Q 11 С 11/00, 1973 г (прототип).