SU898511A1 - Запоминающее устройство с самоконтролем - Google Patents
Запоминающее устройство с самоконтролем Download PDFInfo
- Publication number
- SU898511A1 SU898511A1 SU802931122A SU2931122A SU898511A1 SU 898511 A1 SU898511 A1 SU 898511A1 SU 802931122 A SU802931122 A SU 802931122A SU 2931122 A SU2931122 A SU 2931122A SU 898511 A1 SU898511 A1 SU 898511A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- inputs
- adder
- output
- input
- Prior art date
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
1
Изобретение относитс к запоминающим устройствам и предназначено дл использовани в микропрограммных устройствах управлени .
Известно запоминающее устройство, содержащее накопитель, формирователь адреса, дешифратор , св занный с цеп ми управлени коммутаторов, информационные входы которых подключены параллельно к выходам накопител 11 .
Недостаток этого устройства - мала надежность .
Наиболее близким техническим рещением к изобретению вл етс запоминающее устройство микрокоманд, содержащее накопитель, формирователь адреса, депшфратор, св занный с цеп ми управлени коммутаторов, информационные входы которых подключены параллельно к выходам накопител , сумматор и блок сравнени 2.
В зтом устройстве осуществл етс пооперационный контроль (т.е. только после выборки всех слов из накопител , используемых в данной операции) по четности без учета
изменени внешних условий, которые оказы- вают вли ние на количество микрокоманд, используемых в выполн емой операции, и на последовательность их выполнени , что снижает надежность и ограничивает область применени известного запоминающего устройства микрокоманд.
Цель изобретени - повышение надежности и расширение области применени устройства .
Поставленна цель достигаетс тем, что в запоминающее устройство с самоконтролем, содержащее накопитель, формирователь адресных сигналов, дешифратор, коммутаторы, сумматор и схему сравнени , причем вход накопител подключен к первому выходу формировател адресных сигналов, а выходы соединены соответственно с одними из входов сумматора , входами дешифратора, одними из входов коммутаторов и первым входом формировател адресных сигналов, второй и третий входы которого вл ютс соответственно первым и вторым входами устройства, выходы дешифратора соединены с другими входами
3
коммутаторов, одни из выходов дешифратора и выходы сумматора подключены соответственно к одним из входов схемы сравнени , выход которой соединен с четвертым входом формировател адреошх сигналов и вл етс одним из выходов устройства, другими выходами которого вл ютс одни из выходов коммутаторов, второй выход формировател адресных сигналов подключен к другому входу сумматора, введены дополнительнь1е сумматор и коммутатор, входы которого подключены соответственно к одним из входов сумматора и второму входу устройства, входы дополнителыюго сумматора соединены соответственно с выходами дополнительного коммутатора , одними из выходов одного из коммутаторов и вторым выходом формировател адресных сигналов, а выходы подключены к другим входам схемы сравнени .
На чертеже изображена структурна схема запоминающего устройства с самоконтролем. Устройство содержит накопитель 1, вход которого подключен к первому вькоду формировател адресных сигналов 2, один из входов которого вл етс первым входом 3 устройства, сумматор 4, схему сравнени 5, имеющую выход, вл ющийс одним из выходов 6 устройства, коммутаторы 7 по числу микрокоманд, максимально используемых в одной операции, дешифратор 8. Коммутаторы 7 имеют выходы 9. Кроме того, устройство содержит дополнительные сумматор 10 и коммутатор П. Устройство имеет второй 12 и третий 13 входы.
Входы коммутатора 11 подключены соотретственно к одним из входов сумматора 4 и входу 12 устройства. Входы сумматора 10 роединены соответственно с выходами коммутатора 11 и одними из выходов одного из коммутаторов 7 и вторым выходом формировател 2. Одни из входов схемы сравнени 5 подключены к выходам сумматора 4, дешифратора 8 и входу 13 устройства, другие к выходам сумматора 10.
Запоминающее устройство работает следующим образом.
В исходном состо нии на выходе схемы сравнени 5 вырабатьгааетс сигнал, указьшакнций на правильность выбираемой информации из накопител 1 дл всех фаз и дл всех микрокоманд, используемых только в данной операции, например в операции сложение . Наличие сигнала на выходе схемы сравнени 5 обеспечивает перезапись следующего кода операции, например умножение, из блоков ЦВМ в счетчик формировател 2, после чего обнул ютс сумматоры 4 и 10. Далее, формирование всех следующих адресов дл введенного кода операции (например ум14
Claims (2)
1.Авторское свидетельство СССР № 490179, кл. G 11 С 11/00, 1973.
2.Авторское свидетельство СССР N 746743, кл. G 11 С 11/00, 1978 (прототип). 14 ми коммутаторов, одни из выходов дешифратора и выходы сумматора подключены соответственно к одним из входов схемы сравнени , выход которой соединен с четвертым входом формировател адресных сигналов и вл етс одним из выходов устройства, другими выходами которого вл ютс одни из выходов коммутаторов, второй выход формировател адресных сигналов подключен к другому входу сумматора, отличаю|Щ е е с тем, что, с цепью повьш1ени надежности устройства, оно содержит дополнительные сумматор и коммутатор, входы которого подключены соответственно к одним из входов сумматора и второму входу устройства , входы дополнительного сумматора соединены соответственно с выходами дополнительного коммутатора, одними из выходов одного из коммутаторов и вторым выходом формировател адресных сигналов, а выходы
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802931122A SU898511A1 (ru) | 1980-05-27 | 1980-05-27 | Запоминающее устройство с самоконтролем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802931122A SU898511A1 (ru) | 1980-05-27 | 1980-05-27 | Запоминающее устройство с самоконтролем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU898511A1 true SU898511A1 (ru) | 1982-01-15 |
Family
ID=20898298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802931122A SU898511A1 (ru) | 1980-05-27 | 1980-05-27 | Запоминающее устройство с самоконтролем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU898511A1 (ru) |
-
1980
- 1980-05-27 SU SU802931122A patent/SU898511A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU898511A1 (ru) | Запоминающее устройство с самоконтролем | |
SU746743A1 (ru) | Запоминающее устройство с автономным контролем | |
SU635512A2 (ru) | Запоминающее устройство микрокоманд | |
SU798999A1 (ru) | Запоминающее устройство | |
RU1829046C (ru) | Устройство дл поиска свободных зон пам ти | |
SU667966A1 (ru) | Устройство дл сравнени чисел | |
SU798972A1 (ru) | Устройство дл отображени информации | |
SU674229A1 (ru) | Декодирующее устройство зеркальных кодов при многократном повторении кодограмм | |
SU448463A1 (ru) | Асинхронна вычислительна машина | |
SU773948A1 (ru) | Устройство декодировани м-последовательности | |
SU552737A1 (ru) | Устройство дл управлени переключением резерва | |
SU622173A1 (ru) | Оперативное запоминающее устройство с блокировкой неисправных элементов пам ти | |
SU809398A1 (ru) | Запоминающее устройство с само-КОНТРОлЕМ | |
SU881720A1 (ru) | Устройство дл ввода информации | |
SU729589A1 (ru) | Устройство дл формировани адреса | |
SU391559A1 (ru) | Устройство для отображения буквенно- цифровой информации | |
SU661547A1 (ru) | Устройство дл сравнени чисел | |
SU587628A1 (ru) | Делитель частоты следовани импульсов | |
SU1675892A1 (ru) | Устройство дл адресации | |
SU547768A1 (ru) | Устройство дл формировани адресов | |
SU944105A1 (ru) | Коммутатор | |
SU425318A1 (ru) | Триггер с индикацией момента окончания переходного процесса | |
SU618736A1 (ru) | Устройство дл отображени информации | |
SU953636A1 (ru) | Устройство дл нормализации чисел | |
SU687446A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи |