SU547768A1 - Устройство дл формировани адресов - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСОВ

1

Изобретение относитс  к вычислительной технике и, в частности, может быть использовано в электронных вычислительных машинах (ЭВМ) с микропрограммным управлением и развитыми системами интерпретации,5

Известно устройство дл  формировани  адресов, примен емое в ЭВМ БЭСМ-6 со страничной организацией пам ти l).

Это устройство содержит блок пам ти с регистром адреса и приемным регистром,JQ

блок формировани  исполнительных адресов и устройство управлени . Большинство команд БЭСМ-6 имеет коротко-адресную структуру . Исполнительный адрес команд вычисл етс  как сумма содержимого адресной час-15 ти команды, содержимого индексного регистра и содержимого регистра-модификатора. При этом блок формировани  исполнительных адресов команд выполн ет соответствующие вычислени .20

Недостатком этого устройства  вл етс  повышенный расход схемного оборудовани  (блок формировани  исполнительных адресов).

Известно также устройство дл  формировани  адресов, содержащее блок пам ти, вы- 25

ход которого через регистр данных соединен со входом сумматора и входом регистра адреса , управл ющий вход которого подключен к первому выходу блока управлени , выход регистра адреса соединен с первым входом блока пам ти 2J

В этом устройстве исполнительный адрес вычисл етс  как сумма кода, образуемого подсоединением содержимого регистра переменного базового адреса к содержимому регистра адреса, в котором записываетс  посто нный базовый адрес, и содержимого адресного пол  инструкции.

Дл  формировани  исполнительного адреса требуетс  специальный сумматор и, кроме того, в данном устройстве не предусмотрена возможность косвенной адресации блока пам ти. Наличие специального сумматора , дешифраторов в рассматриваемом устройстве приводит к его усложнению.

Целью изобретени   вл етс  сокращение оборудовани  устройства.

Это достигаетс  тем, что устройство содержит коммутатор и регистр страниц, вход которого подключен к выходу сумматоpa , a выход через коммутатор соединен со вторым входом блока пам ти, управл ющий вход коммутатора соединен со вторым выходом блока управлени .

На чертеже дана схема устройства.

Устройство содержит блок 1 пам ти, регистр 2 данных, сумматор 3, блок 4 управлени , регистр 5 страниц, регистр 6 адреса и коммутатор 7.

Предполагаетс , что младшие разр ды адреса обращени  к блоку 1 пам ти определ ютс  адресной частью команд (микрокоманд требующих обращени  к блоку 1, и формируютс  на регистре 6 адреса, а старщие разр ды адреса обращени  к блоку пам ти хран тс  на регистре 5 страниц и занос тс  в него из сумматора 3 при выполнении специальной команды (микрокоманды) установки регистра 5 страниц. Все элементарные операции, св занные с обращением к блоку 1 пам ти, дел тс  на две группы: операции с учетом содержимого регистра 5 страниц и операции без учета содержимого регистра 5 страниц. Во втором случае при обращении к блоку 1 коммутатор 7 закрыт, осуществл етс  обращение к одной из  чеек Б нулевой странице блока 1 пам ти.

В качестве примера функционировани  устройства рассмотрим выполнение команды выбрать на сумматор содержимое  чей- ки, адрес которой хранитс  в определенной  чейке нулевой страницы блока пам ти (номер страницы, на которой выбираема   чейка расположена, определ етс  содержимым регистра страницы).

На первом этапе выполнени  команды блок 4 управлени  засылает величину (адресна  част

команды) на регистр 6 адреса. На втором этапе осуществл етс  обращение к блоку 1, причем коммутатор 7 закрыт сигналом из блока 4 управлени . Выбранный код оказываетс  на регистре 2 и пересылаетс  на сумматор 3. Таким образом, в устройстве дл  реализации страничного обращени  к блоку пам ти не требуетс  специального блока формировани  исполнительных адресов команд (микрокоманд) или специального сумматора.

Claims (2)

1. Королев Л. Н. Структуры ЭВМ и их математическое обеспечение, М., Наука, 1974, с. 135-145, 71-76.

2. Патент США № 3818460, класс 340-172.5, 1974 (прототип).