SU601762A1 - Устройство дл контрол полупроводниковых оперативных накопителей - Google Patents
Устройство дл контрол полупроводниковых оперативных накопителейInfo
- Publication number
- SU601762A1 SU601762A1 SU762408700A SU2408700A SU601762A1 SU 601762 A1 SU601762 A1 SU 601762A1 SU 762408700 A SU762408700 A SU 762408700A SU 2408700 A SU2408700 A SU 2408700A SU 601762 A1 SU601762 A1 SU 601762A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- control unit
- register
- unit
- counter
- code
- Prior art date
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
Изобретение относитс к области запоминающих устройств.
Известно устройство дл контрол полупроводниковых оперативных накопителей, содержащее выходной регистр, преобразователь кода и блок сравнени 1. Однако это устройство не позвол ет проводить контроль накопителей |ПО сложным квадратичным тестам.
Наи-более близким техничеоки1м решением к изобретению вл етс устройство дл контрол лолупроводниковых оперативных накопителей , содержащее адресный блок и блок формировани данных, подключенные к блоку управлени 2.
Недостатком этого успройсгва вл етс то, что на проверку при его .помощи схемы выборки кристалла 1полу1проводни1ковых оперативных накопителей требуетс значительное число тестов, так как код выборки кристалла вл етс приращением кода адреса по старшим разр дам.
Целью изобретени вл етс повышение быстродействи устройства.
Поставленна цель достигаетс тем, что предложенное устройст1во содержит счетчик, регистры и блок сравнени , входы которого подключены соответственно к выходам счетчика и первого регистра и ко входам второго регистра , выход которого соединен с выходом устройства. Входы счетчика и первого регистра подключены к выходам блока управлени , вход которого соединен с вы.ходом блока сравнени .
На чертеже представлена структурна схема устройства дл контрол полупроводниковых оперативных накопителей.
Устройство содержит адресный блок /, блок формировани данных 2, блок управлени 3, блок сравнени 4, счетчик 5, первый 6
и второй 7 .регистры.
Выходы блока управлени подключены соответственно ко входам адресного блока, блока формировани данных, счетчика и регистра 6. Выходы адресного блока, блока
ровани данных и -блока сравнени подключены ко входам блока управлени . Выходы счетчика и регистра 6 .подключены ко входам блока сравнени и регистра 7, выход которого соединен с выходом 8 устройства.
Блок управлени хранит программу с набором команд, определ ющих проверку полупроводникового оперативного накопител по определенному алгоритму. Адресный блок по командам блока управлени формирует адреса накопител , в которые записываютс или с которых считываютс данные. Блок формировани данных в зависимости от команд блока управлени формирует записываемые данные, сравнивает их со считываемой из накопител
информацией и подает соответствующие сигналы в блОгК управлени .
Регистр 6 содержит код разрешени выборки кристалла, соответствующий провер емому оперативному накопителю. Счетчик, пакаллива сум,му единиц, .поступающих из блока управлени , последовательно содержит 2 различных .кодов (где п - разр дность «ода выборКи). При этом п-1 .коды вл ютс .кодами запрета выборки и толыко один -жодоад разрешени . С выхода блока сравнени при сравнении содержимого счетчика и содержимого регистра 6 сигнал сравнени поступает в бло.к управлени . По Команда1М этого блока управлени на вход .провер емого накопител подаютс коды запрета выборки или код разрешени выборки кристалла.
В зависи1мости от сигналов, поступающих в блок управлени из адресного блока, блока
формировани данных и блока сравнени , измен етс последовательность выполнени команд 1про.грам1мы управлени . При несравнении записанной и считанной информации по определенному адресу оперативного накопител при коде разрешени вьгборки, возможности обращени к накопителю при одном из кодов запрета выборки или невозможности обращени к нему при коде разрешени выборки
проверка прекращаетс , и бло1К 1у:правлени
указывает характеристики (Вы вленного брака. Возможность проверки правильности работы схемы выборки кристалла полупроводниковых накопителей с бипол рной структурой позвол ет с большей степенью достоверности убедитьс в работоспосОбности контролируемого оперативного накопител .
Claims (2)
1.Авторскоесвидетельство СССР №4.13530, Кл. G 11 С 29/00, 1972.
2.Патент США №3751649, Кл. 235-153, 1973.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762408700A SU601762A1 (ru) | 1976-09-27 | 1976-09-27 | Устройство дл контрол полупроводниковых оперативных накопителей |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762408700A SU601762A1 (ru) | 1976-09-27 | 1976-09-27 | Устройство дл контрол полупроводниковых оперативных накопителей |
Publications (1)
Publication Number | Publication Date |
---|---|
SU601762A1 true SU601762A1 (ru) | 1978-04-05 |
Family
ID=20678562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762408700A SU601762A1 (ru) | 1976-09-27 | 1976-09-27 | Устройство дл контрол полупроводниковых оперативных накопителей |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU601762A1 (ru) |
-
1976
- 1976-09-27 SU SU762408700A patent/SU601762A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0042422B1 (en) | Diagnostic circuitry in a data processor | |
JPS6288972A (ja) | 階層テスト・シ−ケンサ | |
US3387262A (en) | Diagnostic system | |
KR940022578A (ko) | 비휘발성 반도체 메모리 장치를 소거하고 검증하기 위한 방법 및 장치 | |
KR20010013275A (ko) | 미리 정의된 정지점 조건의 발생시에 신호를 감시하는메모리를 이용하는 디지털 회로 | |
KR100305679B1 (ko) | 반도체 메모리 장치의 테스터의 테스터 방법 및 그 장치 | |
US4965768A (en) | Semiconductor device having programmable read only memory cells for specific mode | |
US5127010A (en) | Pattern generator | |
KR970051423A (ko) | 반도체 메모리의 셀프 번인(Burn-in)회로 | |
SU601762A1 (ru) | Устройство дл контрол полупроводниковых оперативных накопителей | |
KR100200481B1 (ko) | 테스트 회로 | |
KR20020061526A (ko) | 시험 패턴 입력용 입력 사이클의 수를 감소시키는 반도체메모리 장치 | |
KR0141079B1 (ko) | 메모리 맵방식 입출력영역의 자동인식 장치 | |
SU890442A1 (ru) | Устройство дл контрол оперативных запоминающих блоков | |
JP2583056B2 (ja) | Icテストシステム | |
JPS6325749A (ja) | 半導体記憶素子 | |
US5023822A (en) | Pulse ratio system | |
SU1010651A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1040526A1 (ru) | Запоминающее устройство с самоконтролем | |
KR100195221B1 (ko) | 프로그램 수행시 명령어의 실행 횟수 측정장치 | |
JPS626498A (ja) | メモリ評価装置 | |
SU1019492A1 (ru) | Буферное запоминающее устройство с самоконтролем | |
JP2533170Y2 (ja) | 診断デ−タ取込み装置 | |
SU1615725A1 (ru) | Устройство дл контрол хода программы | |
SU809393A1 (ru) | Устройство дл контрол посто- ННОй пАМ Ти |