JPS5965375A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、与えられた信号における各サン、１ル点の離
散信号から、与えられた信号のスペクトラムをディジタ
ル信号処理によ請求める際、必要不可欠とする離散的フ
ーリエ変換（以下、ＤＦＴ　：Ｄｉｓｃｒｅｔｅ　Ｆｕ
ｒｌｅｒ　Ｔｒａｎｓｆｏｒｍ、）および離散的コサイ
ン変換（以下、ＤＣＴ　：Ｄｉｓｃｒｅｔｅ　ＣＣｏ５
１ｎｅＴｒａｎｓｆｏｒ、）に使用されるメモリ装置に
関するものである。

こ＼において、ＤＦＴ、ＤＣＴによる変換式は各々次式
により与えられる。

だｙし、ｘ　（ｎ）、ｙ　（ｎ）は、客々ＤＦＴ、ＤＣ
Ｔを行なう前における各サンプル点の離散信号であシ、
Ｘ　Ｃ１０１Ｙ　（ｋ）は、各々ＤＦＴ、　ＤＣＴを行
なって得られたスペクトラムである。

また、Ｎはサンプル点の数、Ｃ，Ｄは定数、ｋは次数で
あシ、ｋはＯからＮ−１までの整数となっている。

なお、（１）式においては、次式の関係が成立するもの
となっている。

これらの変換は、（１）式の右辺すなわち（３）式にお
けるサイン、コサインの値、および（２）式の右辺にお
けるコサインの値をメモリへ格納し、これらをアドレス
信号により読み出したうえ、ｘ（ｎ）、ｙ（ｎ）との積
和演算を行なう手法が一般に用いられておシ、これらに
用いる従来のメモリ装置は、第１図のブロック図に示す
ものとなっている。

すなわち、アドレスデコーダＤＥＣを有するメモリＭＭ
へサイン、コサインの値を格納し、アドレス制御回路か
ら与えられるＩビットからなるアドレス信号ｂＯ〜ｂ　
Ｉ−１によシアドレス指定を行ない、必要とする内容を
読み出すものとなっている。

また、ＤＦＴに用いるサイン、コサインの偏角は第１表
のとおシ、次数にとサンプル点の順位ｎとに応じて定ま
る値となｊ５、ＤＣＴに用いるコサインの偏角は第２表
のとおシ、同様に次数にとサンプル点の順位ｎ七に応じ
て定まる値となる。

第　１　表　（ＤＦＴ） 第２表（ＤＣＴ） しかし、これらの三角関数は第２図に示すとおシ、周期
２πの周期関数であり、かつ、偏角θ＝（２ｍ＋１）π
（た’ｒ（、ｍ＝０．１．２−）について対称的な関数
であるため、偏角θ”＝（２ｍ＋１）πからθ＝（２ｍ
＋２）πまでの関数値は、偏角θ＝２ｍπからθ＝（２
ｍ＋１）πまでの関数値の符号を反転することによシ求
めることができる。

このため、これらの関数テーブルを参照するには、偏角
θ＝０からθ＝πまでの関数値をメモリへ格納のうえ、
偏向値π毎に符号を反転して使用し、メモリの容量を節
約するのが一般的となっている。

したがって、Ｎ点のＤＦＴ　、　ＯＣＴを行なう場合、
最小限に必要とするメモリの内容は第３表（４）、Ｑ３
）および第４表に示すものとなシ、メモリの所要アドレ
ス数は各々Ｎｒ；！−ドおよび２Ｎワードとなる。

第３表（ＤＦＴ） 第４表（ＤＣＴ） と＼において、偏角θが２πを越えてメモリにおける先
頭部のアドレスへ戻るときを考えれば、ＤＦＴでは２ｋ
ｎ／Ｎの剰余、ＤＣＴでは（２ｎ＋１　）　ｋ／２Ｎの
剰余によシ読み出しの開始アドレスが与えられる。

したがって、従来のメモリ装置においては、開始アドレ
スの決定に除算を必要とし、除算に多大の時間およびハ
ードウェアを要し、アドレス信号発生の高速化上障害に
外ると共に、アドレス指定を先頭部へ戻すとき、条件判
断およびジャンプ命令が必要となシ、制御命令用のプロ
グラムが複雑化する等の欠点を生じている。

本発明は、従来のか＼る欠点を根本的に排除する目的を
有し、メモリ中ヘアドレスが周期的に循環する領域を形
成のうえ、従来において必要とした除算を不要とするた
め、メモリに付帯するアドレスデコーダの入力側ヘアド
レス信号の各ビット毎に論理積回路を設け、これらの一
方の入力へアドレス信号の各ビットを各個に与えると共
に、これらの他方の入力へメモリの使用領域を指定する
データの各ビットを各個に与えるものとした極めて効果
的々、メモリ装置を提供するものである。

第３図および第４図は本発明の原理図であシ、第３図に
おいてはＮワードのアドレス数を有するメモＩＪＭＭの
内部に、周期的にアドレス指定が循環する使用領域ＭＥ
を設け、これのアドレス数をＮ１ワードとしておシ、Ｎ
＝２１、Ｎ１＝２”（たソし工〉１１、■＝０．１．２
・・・、１１＝０．１．２・・・）の条件を満足するも
のとしである。

こ＼において、使用領域ＭＥがＯからＮ５−１＝２”−
１のアドレスを有し、これらの各アドレスが循環して指
定されるものとすれば、アドレスＮ１が指定されたとき
自ずから指定アドレスはアドレス０に戻るものとなる。

したがって、使用領域ＭＥは第４図のとおシ円環的に示
すことができる。なお、第４図のデータは、例として第
４表のデータが格納されているものとしである。

また、第４図に示す使用領域ＭＥを用いてＤＣＴ桁なう
場合を考えれば、偏角θのＯからπまでを２Ｎに分割の
うえ、これらと対応する２Ｎ個のコサイン値を第４図に
示すとおシ使用領域ＭＥへ格納し、第４図のデータを第
２表の順番によル読み出すものとすればよい。

たｙし、読み出しの開始アドレスは、サンプル点の順位
ｎおよび次数ｋに応じ、（２ｎ＋１）ｋによシ定めると
共に、アドレス指定の間隔を２にとすることが必要とな
る。

ナオ、この場合は使用領域ＭＥのアドレスが循環してい
るため、単に間隔ｋによシアドレス指定番号を増加させ
れば、自ずから使用領域ＭＥにおける先頭部の開始アド
レスへ指定を戻すことができる。

したがって、アドレス指定に除算および条件、判断が不
要とな、９、ＤＣＴの高速化が実現する。

このほか、ＤＦＴを行なう場合も同様であるが、開始ア
ドレスを０１アドレス指定の間隔をｋとすることが要求
される。

第５図は、以上の原理に基づく本発明の実施例を示すブ
ロック図であシ、アドレスデコーダＤＥＣを有するメモ
リＭ　Ｍには、第３表および第４表中のいずれかのデー
タがアドレス数Ｎ１＝２１１ワードを有する特定の使用
領域へ格納されておシ、ア）・。

レスデコーダＤＥＣの入力側には、■ビットからなる通
常のアドレス信号の各ピッ）ｂｏ−ｂＩ−１毎に論理積
回路としてのＡＮＤゲー）Ｇｏ−Ｇｌ−１が設けてあシ
、これらの一方の入力には、アドレス信号の各ピッ）ｂ
ｏ〜ｂｒ−ｘが各個へ与えられていると共に、これらの
他方の入力には、メモリＭＭの使用領域を指定するデー
タとして、下位の１１（たｉ　ＬＯ＜Ｉｆ＜　Ｉ　）ビ
ットがすべて論理値の　１であシ、他のビットがすべて
論理値の０　である各ビット＆Ｃ１−ａＩ−１が、アド
レス信号の各ビットｂ。

〜ｂｌ−１の順位と対応して各個に与えられている。

このため、アドレス信号の指定番号が逐次増加しても、
■１ピットを越える桁がＡＮＤゲー）Ｇｏ〜Ｇ１−１　
　において阻止され、これらの出力は、循環する番号の
アドレス信号となってからデコーダＤＥＣへ与えられる
。

したがって、メモリＭＭ内の使用領域は、第４図と同様
に循環的なアドレス指定が行なわれる　ものとなシ、一
般的なメモリＭＭを用いてＤＦＴまたはＤＣＴを行なう
ことが自在となる。

たソし、条件に応じてＡＮＤゲートＧＯ〜ＧＩ−１をＮ
ＡＮＤゲートへ置換しても同様であシ、各ビットｂｏ−
ｂｌ−ｘおよびｉｏ”ｊＬＩ−１のビット数は、状況に
応じて選定すればよい等、本発明は種々の変形が自在で
ある。

以上の説明によシ明らかなとおシ本発明によれば、ＤＦ
Ｔ　、　ＤＣＴ　　に際し、除算および条件判断を必要
とせず、アドレス信号の発生が容易となると共に、演算
処理の高速化が実現し、ＤＦＴまだは、ＤＣＴにおいて
顕著な効果が得られる。

【図面の簡単な説明】

第１図は、従来例を示すブロック図、第２図は三角関数
の変化状況を示す図、第３図および第４図は本発明の原
理図、第５図は本発明の実施例を示すブロック図である
。 ＭＭ・・・、メモリ、ＤＥＣｏ、・・アドレスデコーダ
、ＧＯ〜ＧＩ−１・・φ・ＡＮＤゲート、ｂｏ〜ｂｒ−
１・・争・アドレス信号の各ビット、ａＯ〜ＩＬ　Ｉ−
１・・・・データの各ビット。 ％許出ｉＡ　　　日本電信電話公社 代理人　山　川　政　樹 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. アドレスデコーダを有するメモリと、一方の入力へＩピ
   ットからなるアドレス信号の各ビットが各個に与えられ
   かつ他方の入力へ下位のＩｌ（九ソしＯ＜Ｉｆ＜Ｉ）ビ
   ットがすべて１であシ他のビットがすべて１０”である
   前記メモリの使用領域を指定するデータの各ビットが前
   記アドレス信号のビット順位と対応して各個に与えられ
   る前記アドレスデコーダの入力側へ前記アドレス信号の
   各ビット毎に設けた論理積回路とからなることを特徴と
   するメモリ装置。