SU448463A1

SU448463A1 - Асинхронна вычислительна машина

Info

Publication number: SU448463A1
Application number: SU1645231A
Authority: SU
Inventors: Юрий Валерьянович Куткин; Юлия Владимировна Шмелева; Рудольф Алексеевич Никоноров; Лев Александрович Жарков
Original assignee: Ленинградский Электромеханический Завод
Priority date: 1971-04-08
Filing date: 1971-04-08
Publication date: 1974-10-30

Description

1

Изобретение относитс к области вычислительной техники и может быть использовано при построении цифровых вычислительных машин.

Известны асинхронные вычислительные машины, содержащие устройства хранени и обработки информации, устройства контрол , информационные входы и выходы которых подключены к кодовым шинам, элемент «ИЛИ, входы которого подключены к выходам устройств контрол , блок выбора устройства контрол , адресный выход которого соединен с адресными входами устройств контрол , устройство управлени , информационный вход и выход которого соединены с кодовыми шинами , первый управл ющий выход соединен с первым управл ющим входом устройств хранени и обработки информации и управл ющим входом устройств контрол , первый адресный и второй управл ющий выход соединены соответственно с адресными и вторым управл ющим - входом устройств хранени и обработки инфрмации, а второй адресный выход и адресный вход соединены с адресным входом и выходом блока выбора устройства контрол .

Цель изобретени - локализаци неисправностей .

Это достигаетс тем, что предлагаема мащина содержит блоки управлени этапами, три входа которых подключены к выходу элемента «ИЛИ, управл ющему выходу

блока выбора устройства контрол и третьему управл ющему выходу устройства управлени , элементы «НЕ, входы которых подключены к управл ющему выходу блока выбора устройства контрол , блоки переключени этапов, четыре входа которых подключены к выходам элемента «ИЛИ, элементов «НЕ, блоков управлени этапами и четвертому управл ющему выходу устройства управлени , а выходы соединены с управл ющим входом устройства управлени .

На чертеже показана блок-схема асинхронной мащины. Схема содержит устройства 1 хранени и обработки информации, устройство 2 управлени , кодовые щины 3, блоки 4 переключени этапов, блоки 5 управлени этапами, элементы «НЕ 6, устройства 7 контрол , элемент «ИЛИ 8 и блок 9 выбора устройства контрол . Мащина работает следующим образом.

Устройство 2 управл ет приемом информации в устройстве хранени и обработки информации из кодовых шин и выдачей информации в кодовые шины. Одновременно выбираетс соответствующее устройство 7

контрол .

Выбор устройства контрол осуществл етс выдачей адреса в блок выбора устройства контрол . Устройства контрол анализируют информацию, передаваемую по кодовым шинам 3, и в случае, если выполнение команды может быть продолжено, формируют на своих выходах сигналы окончани анализа.

Блоки 4, 5 и элемент «НЕ 6 служат дл фиксации, адресации и запуска этапов. Каждому этапу выполн емой команды соответствует свой набор схем. Фиксаци и адресаци этапов осуществл ютс блоком 5 управлени этапами по сигналам начала этапа, поступающим из устройства 2 управлени . Блок 4 переключени этапов формирует сигнал начала следующего этапа в случае отсутстви сигнала на управл ющем выходе блока 9 выбора устройства контрол при наличии сигнала окончани предыдущего этапа из устройства 2 управлени , а также при наличии сигналов на управл ющем выходе блока пыбора устройства контрол и на выходе элемента «ИЛИ 8. Сигнал с выхода элемента «ИЛИ ликвидирует фиксацию текущего этапа.

Предметизобретени

Асинхронна вычислительна машина, содержаща устройства хранени и обработки информации и устройства контрол , информационные входы и выходы которых подключены к кодовым шинам, элемент «ИЛИ,

входы которого подключены к выходам устройств контрол , блок выбора устройства контрол , адресный выход которого соединен с адресными входами устройств контрол , устройство управлени , информационный вход и выход которого соединены с кодовыми шинами, первый управл ющий выход соединен с первым управл ющим входом устройств хранени и обработки информации и

управл ющим входом устройств контрол , первый адресный и второй управл ющий выход соединены соответственно с адресными и вторым управл ющим входом устройств хранени и обработки информации, а второй адресный выход и адресный вход соединены с адресным входом и выходом блока выбора устройства контрол , отличающа с тем, что, с целью локализации неисправностей , она содержит блоки управлени этанами , три входа которых подключены к выходу элемента «ИЛИ, управл ющему выходу блока выбора устройства контрол и третьему управл ющему выходу устройства управлени , элементы «ИЕ, входы которых подключены к управл ющему выходу блока выбора устройства контрол , блоки переключени этапов, четыре входа которых подключены к выходам элемента «ИЛИ, элементов «НЕ, блоков управлени этапами и

четвертому управл ющему выходу устройства управлени , а выходы соединены с управл ющим входом устройства управлени .