SU842963A1 - Посто нное запоминающее устройство - Google Patents
Посто нное запоминающее устройство Download PDFInfo
- Publication number
- SU842963A1 SU842963A1 SU782665825A SU2665825A SU842963A1 SU 842963 A1 SU842963 A1 SU 842963A1 SU 782665825 A SU782665825 A SU 782665825A SU 2665825 A SU2665825 A SU 2665825A SU 842963 A1 SU842963 A1 SU 842963A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- elements
- storage device
- register
- Prior art date
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
(54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО . .
1
Изобретение относитс к запоминающим устройствам и может быть использовано в цифровых электронных вычислительных машинах специального и общего назначени , а также в технических средствах автоматизированных систем управлени технологическими процессами в качестве посто нного запоминающего устройства дл хранени , спецпрограмм, микропрограмм, констант и т.п.
Устройство может быть использовано как датчик опорной цифровой последовательности большой длины дл шифровки и, соответственно , дешифровки информации по открытым каналам св зи.
Известное посто нное запоминающее устройство представл ет собой накопительную матрицу, в которой на каждый бит информации используетс не менее одного физического компонента, например, ферритового сердечника 1.
Недостатком этого устройства вл ютс большие аппаратурные затраты.
Наиболее близким техническим решением к предлагаемому вл етс посто нное запоминающее устройство, содержащее регистр адреса, который через дешифратор соединен с адресными шинами, группы многовходовых элементов ИЛИ, кольцевые пересчетные с.хемы, кодовый счетчик, элемент задержки и шину установки в исходное состо ние 2.
Одйако это устройство обладает р дом существенных недостатков. Одним из них вл етс необходимость хранить всю информацию на кольцевых пересчетных схемах, что определ ет соответствующие аппаратурные затраты. Кроме того, устройство требует несколько групп многЬвходовых элементов ИЛИ, св занных с адресными шинами и управл ющих работой кольцевых пересчетных схем. Указанные обсто тельства сужают область применени устройства.
Цель изобретени - упрощение устройства и расширение области его применени за счет обеспечени возможности хранени и К-ичной информации ().
Поставленна цель достигаетс тем, что в посто нное запоминающее устройство, содержащее накопитель, один из входов которого соединен с выходом регистра сдвига , введены дополнительный накопитель, генератор тактовых импульсов, группы элементов И, логический блок и блок местного управлени , причем выход накопител подключен к одним из входов элементов И первой группы и блока местного управлени , которого соединен с первым входом регистра сдвига, выход генератора тактовых импульсов соединен с одним из входов ,фполнительного накопител , другие входы блока местного управлени и дополнительного накопи1тел соединены и - вл ютс входом устройства, выход логического блока и первый выход дополнительного накопител подключены к другим входам накопител , второй выход дополнительного накопител соединен со вторым входом регистра сдвига, . одни из входов элементов И второй группы соединены с Выходом регистра сдвига, другие рходы элементов И и вход логического блока соединены с первым выходом дополнительного накопител , выходы элементов И вл ютс выходами устройства.
На чертеже изображена структурна схема посто нного запоминающего устройства дл хранени К-ичной информации.
Устройство содержит накопитель, реализованный , например, на многофункциональном элементе 1, блок 2 местного управлени , регистр 3 сдвига, дополнительный накопитель 4, выполненный, например, на К-ичном регистре и служащий дл хранени констант , генератор 5 тактовых импульсов, первую б и вторую 7 группы элементов И, служащие соответственно дл считывани последовательного и параллельного кодов хранимой информации, логический блок 8, реализованный также на элементах И.
Один из входов накопител 1 соединен с выходом регистра 3, а выход - с одними из входов элементов И 6 и блока 2, выход которого соединен с первым входом регистра 3. Выход генератора 5 соединен с одним из входов накопител 4, другие входы блока 2 и накопител 4 соединены и вл ютс входом 9 устройства. Выход блока 2 и первый выход накопител 4 подключены к другим входам накопител 1. Второй выход накопител 4 соединен со вторым входом регистра 3. Одни из входов элементов И 7 соединены с выходом, регистра 3, другие входы элементов И 6 и 7 и вход блока 8 соединены с первым выходом накопител 4. Выходы элементов И 6 и 7 вл ютс выходами 10 устройства.
Результаты, полученные при реализации посто нного запоминающего устройства дл хранени и считывани массива 10-разр дных трехзначных слов (К 3), представлены в табл. 1.
Особенности предлагаемого массива позвол ют реализовать его на структуре с 5-ти разр дным регистром 3 сдвига и 5-ти входовым многофункциональным элементом 2. Многофункциональный элемент 1 настраиваетс на реализацию недоопределенной трехзн чной функции, номер которой представлен числом: 10000000000210:0 1 0
-1-О--20000--О 120-00-0110- 12
-10- 22-1102122- 020 --2222-1
011201011-0 - 1-122-201 -
10 20110100
10111-102 1020 2 2110 200
1012-- - -- -v-o..
где произвольный элемент множества е,, 0,1,2
При этом адреса, по которым считываетс 5 каждое слово, проинформированы по следующему списку и в соответствии с пор дком следовани слов, показанным в табл. 2.
Таблица 2
Слово
Адрес
00000 20001 20002 20101
Продолжение табл. 2
Работа устройства осуществл етс следующим образом (дл считывани слов по коду 20002).
На входы 9 подаетс код адреса 20002. С выхода регистра 3 параллельный код поступает на информационные входы многофункционального эле мента 1 и в соответствии с реализуемой им функцией на выходе оформлено значение 1. Затем подаетс сигнал сдвига информации в регистре 3 и константа С на вход элементов И 6. На выходе 10 устройства формируетс первое значение слова 1 и одновременно оно записываетс в первой разр д регистра 3. Таким образом , в регистре 3 теперь содержитс код 00021. По этому коду на выходе элемента 1 формируетс значение О и т.п. до тех пор, пока на выходе 10 не будет получено 10 разр дов слов. После этого константа С не поступает на входы элементов И 6 и устройство перестает считывать информацию.
Перепись информации в устройстве осуществл етс электрической перенастройкой функции, реализуемой многофункциональным элементом 1 и может быть выполнена в нормальном рабочем режиме за минимальное врем , соизмеримое со временем срабатывани многофункционального элемента 1, путем простой замены содержимого блока хранени констант.
Технико-экономическое преимущество предлагаемого устройства по сравнению с известным состоит в том, что дл него требуетс меньшее количество оборудовани .
Claims (2)
1.Патент Японии № 44-4846, кл. 97/7 С 13, опублик. 1969.
2.Авторское свидетельство СССР
№ 337823, кл. G 11 С 13/00, опублик. 1969 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782665825A SU842963A1 (ru) | 1978-09-13 | 1978-09-13 | Посто нное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782665825A SU842963A1 (ru) | 1978-09-13 | 1978-09-13 | Посто нное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU842963A1 true SU842963A1 (ru) | 1981-06-30 |
Family
ID=20785962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782665825A SU842963A1 (ru) | 1978-09-13 | 1978-09-13 | Посто нное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU842963A1 (ru) |
-
1978
- 1978-09-13 SU SU782665825A patent/SU842963A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3470542A (en) | Modular system design | |
US3303477A (en) | Apparatus for forming effective memory addresses | |
US2815168A (en) | Automatic program control system for a digital computer | |
EP0057062B1 (en) | Programmable clock rate generator | |
JPS6364413A (ja) | 逐次近似レジスタ | |
CA1039852A (en) | Read only memory system | |
SU842963A1 (ru) | Посто нное запоминающее устройство | |
SU815769A2 (ru) | Посто нное запоминающее устройство | |
US4077029A (en) | Associative memory | |
US2975365A (en) | Shift register | |
SU658598A1 (ru) | Устройство дл выборки информации из блоков пам ти | |
SU905857A1 (ru) | Запоминающее устройство | |
SU404133A1 (ru) | Постоянное запоминающее устройство | |
SU448463A1 (ru) | Асинхронна вычислительна машина | |
SU803010A1 (ru) | Запоминающее устройство | |
SU955195A1 (ru) | Устройство дл записи информации в блок программируемой посто нной пам ти | |
SU1005189A1 (ru) | Устройство дл считывани информации из ассоциативной пам ти | |
SU922866A1 (ru) | Постоянное запоминающее устройство 1 | |
SU983757A1 (ru) | Устройство дл контрол пам ти | |
SU862237A1 (ru) | Посто нное запоминающее устройство | |
SU1742828A1 (ru) | Устройство дл перебора размещений | |
SU782173A2 (ru) | Адаптивный коммутатор | |
SU966690A1 (ru) | Устройство дл выделени экстремального из @ @ -разр дных двоичных чисел | |
SU1437974A1 (ru) | Генератор псевдослучайных сигналов | |
SU743031A1 (ru) | Запоминающее устройство |