SU782173A2 - Адаптивный коммутатор - Google Patents

Description

(54) АДАПТИВНЫЙ КОММУТАТОР.

Изобретение относитс  к радиотех нике и может использоватьс  в многок нальных информационно-измерительных системах, использующимх квазиобра- тимое сжатие данных. По основному авт. св. № 618861 из вестен адаптивный коммутатор, содержащий входной регистр, выход которого подключен к первому информационному входу арифметического блока, управл ющий выход которого подключен к входу формировател  функции приоритета , блок задани  апертур, выход которого соединен с управл ющим входом арифметического блока, оперативный запоминающий блок, выход и вход которого подключены к второму информационному входу и к первому информа ционному выходу арифметического блока соответственно, блок синхронизации и управлени , первый вход которого подключен к входному регистру, второй выход соединен с синхронизирующими входами арифметического блока и оперативного запоминающего блока , а третий выход - к входу формировател  адреса и к синхронизирующему входу формировател  функции приоритета, и выходной регистр, а также дополнительный запоминающий блок, информационный вход которого соединен с вторым информационным выходом арифметического блока и с первым входом выходного регистра, а выход - к второму входу выходного регистра, первый и второй выходы формировател  функции приоритета соединены с первыми управл ющими входами дополнительного запоминающего блока и выходного регистра соответственно, первый выход формировател  адреса подключен к управл ющему входу формировател  функции приоритета, а второй выход - с вторым и управл ющими входами дополнительного запоминаю- щено блока и выходного регистра И Однако известный коммутатор обладает низкой точностью коммутации. Цель изобретени  - повыщение точности коммутации. Указанна  цель достигаетс  тем, что в адаптивный коммутатор,содержащий входной регистр, выход которого подключен к первому информационному входу арифметического блока , управл ющий -выход которого подключен к входу формировател  функции приоритета, блок задани  апертур, выход которого соединен с управл ю Цймвходон арифметического блока, оперативный запоминающий блок, выход и вход которого подключены к BTdpoMy информационному входу и КП ервому информационному выходу арифметического блока соответственно , блок синхронизации и управлени , первый выход которого подключен к входному регистру, второй выход соединен с синхронизующими входами арифметического блока и оперативного запоминающе о блока, а третий выход к входу формировател  адреса и к син .хронизирующему входу формировател  функции приоритета, и выходной регистр , а также дополнительный запоминающий блок, информационный вход которого соединен с вторым информационным выходом арифметического блока и с первым входом выходного регистра, а выход - к второму ходу выходного регистра, первый и второй выходы формировател  функции приоритета соединены с первыми управл юшими входами дополнительного запоминающего блока и выходного регистра соответственно, первый выход формировател  адреса подключен к управл ющему входу формировател  функции приоритета , а второй выход - с вторым и управл ющими входами дополнительного запоминающего блока и выходного регистра, введены ключевой блок, первый вход и выход которого соединены соответственно с первыг информационным выходом арифметического блока и входом оперативного запоминающего блока, а первый выход формировател  функции приоритета подключен к дополнительному управл ющему йходу арифметического блока и к второму входу ключевого блока.

На чертеже приведена структурна  электрическа  схема предлагаемого коммутатора.

Адаптивный коммутатор содержит входной регистр 1, арифметический блок 2, блок 3 задани  апертур, блок 4 синхронизации и управлени , оперативный запоминающий блок 5, формирователь 6 функции приоритета, фор мирователь 7 адреса, дополнительный запоминающий блок 8, выходной регистр 9 и ключевой блок 10.

Адаптивный коммутатор работает следующим образом.

Входные сигналы в цифровой форме с циклической частотой поступают на входной регистр 1 и записываютс  на него по сигналам с первого управл ющего выхода блока 4. На втором выходе блока 4 формируютс  сигналы, синхронизирующие работу арифметического блока 2 и оперативного запоминающего блока 5. По этим сигналам на арифметический блок 2 поступают код входного параметра с входного регистра . 1 и код предшествующего существенного отсчета данного канала из one- .

1P,...

ративного запоминающего блока 5. Арифметический блок 2 находит модуль разности этих двух кодов и сравни ,вает его с величиной апертуры дл  данного канала, задаваемой блоком 3. Если разность превышает апертуру, на 5 управл ющем выходе арифметического блока 2 по вл етс  сигнал существенности .

Код текущего отсчета, снабженO ный специальным признаком перезаписи, формируетс  на первом информационном выходе арифметического блока 2 и, при открытом ключевом блоке 10, переписываетс  в  чейку оперативного запог минающего блока 5, предназначенную дл  хранени  кодов существенных отсчетов данного канала. Сигналы существенности с управл ющего выхода арифметического блока 2 подаютс  на формирователь 6, где осуществл етс 

их подсчет. Если за врем  кадра

еще не по вилось необходимого числа g существенных отсчетов, формирователь б устанавливает в открытое состо ние ключевой блок 10, а также разрешает перепись на дополнительный запоминающей блок 8 кодов существенных отсчетов со второго информационного выхода арифметического блока 2, снабх енных адресами (номерами каналов. информационно-измерительной системы ) , которые определ ет формирователь 7. После того как с начала кадра в формирователь 6 подано g сигналов существенности на выходе

5 формировател  6 по вл етс  сигнал,

закрывающий ключевой блок 10 и запрещающий запись данных в дополнительный запоминающий блок 8. Запрещение записи в дополнительный запоминающий блок О приводит к тому, что число существенных отсчетов, записываемых за врем  кадра, будет не более, чем 9. Если после g существенных отсчетов кадра до его окончани  по в тс  новые существенные отсчеты, они не

5 занесутс  ни в дополнительный запоминающий блок 8, ни в оперативный запоминающий блок 5. Поскольку содержимое оперативного запоминающего блока 5 остаетс  неизменным,

0 при следующем опросе данного ка ,нала отсчет оказываетс  сущест- венным и, если перед ним не было g существенных отсчетов (веро тность чего невелика, поступает в до полнитель.ный запоминающий блок 8. В тех случа х, когда в первых (N-i) каналах кадра оказалось (g-i) существенных отсчетов, формирователь б выдает специальный сигнал на второй управл ющий вход арифметического

0 блока 2. С приходом этого сигнала арифметический блок 2 переходит в режим принудительной существенности, и отсчеты в последних I каналах кадра, вне зависимости от их дейст5 витальной величины, записываютс  в

дополнительный запоминающий блок 8 и оперативный запоминающий блок 5. Таким образом, в любом кадре осуществл етс  запись ровно g отсчетов в дополнительный запоминающий блок 8. Емкость дополнительного запоминающего блока 8 должна составл ть 2 g  чеек, при этом во врем  каждого кадра необходимо производить считывание данных, записанных впредыдущем кадре. Считывание данных с их адресами производитс  на выходной ргистр 9 один раз за врем  отсчета, а из выходного регистра 9 передаетс  в канал св зи.Исключение составл ет режим цикличности , при котором .B этом .случае все отсчеты из арифметического блока 2 поступают непосредственно на выходной регистр 9. В зависимости от управл ющего сигнала формировател  б в этом режиме возВход ,:

можно передавать данные без снабжени  их адресами.

Claims (1)

1. Авторское свидетельство СССР

0 № 618861, кл. Н 04 L 11/20, Н 04 J 6/00, 1976 (прототип)